產(chǎn)品特性2.4Ghz全球開放ISM頻段,免許可證使用最高工作速率1Mbps,高效GMSK調(diào)制,抗干擾能力強,特別適合工業(yè)控制場合125頻道,滿足多點通信和跳頻通信需要內(nèi)置硬件CRC檢錯和點對多點通信地址控制低功耗1.9~3.6V工作Power Down模式下狀態(tài)僅為1uA內(nèi)置2.4Ghz天線,體積小巧約24x24mm不包括天線模塊可軟件設地址,只有收到本機地址時才會輸出數(shù)據(jù)(提供中斷指示,可直接接各種單片機使用,軟件編程非常方便內(nèi)置專門穩(wěn)壓電路,使用各種電源包括DC/DC開關電源均有很好的通信效果標準DIP間距接口便于嵌入式應用PTR4000-Quick-DEV快速開發(fā)系統(tǒng),含開發(fā)板、源代碼、原理圖等詳細資料，即開即用，上手快，縮短您的開發(fā)時間
標簽：
1Mbps
4000
2.4
GHz
上傳時間：
2013-10-12
上傳用戶：sz_hjbf
FPGA讀取OV5640攝像頭數(shù)據(jù)并通過VGA或LCD屏顯示輸出的Verilog邏輯源碼Quartus工程文件+文檔說明，F(xiàn)PGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, output cmos_scl, //cmos i2c clock inout cmos_sda, //cmos i2c data input cmos_vsync, //cmos vsync input cmos_href, //cmos hsync refrence,data valid input cmos_pclk, //cmos pxiel clock output cmos_xclk, //cmos externl clock input [7:0] cmos_db, //cmos data output cmos_rst_n, //cmos reset output cmos_pwdn, //cmos power down output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b, //vga blue output sdram_clk, //sdram clock output sdram_cke, //sdram clock enable output sdram_cs_n, //sdram chip select output sdram_we_n, //sdram write enable output sdram_cas_n, //sdram column address strobe output sdram_ras_n, //sdram row address strobe output[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank address output[12:0] sdram_addr, //sdram address inout[15:0] sdram_dq //sdram data);
標簽：
fpga
ov5640
攝像頭
上傳時間：
2021-12-18
上傳用戶：
