verilog code radix-2 SRT divider input [7:0]Dividend input [3:0]Divisor output [4:0]Quotient output [8:0]Remainder
標簽： input Dividend Quotient verilog
上傳時間： 2014-11-27
上傳用戶：三人用菜
蟲蟲下載站版權所有 京ICP備2021023401號-1
