該文在全面介紹和評述電力系統微機保護原理及其發展趨勢的基礎上,對電力系統中大量應用的35KV及以下電壓等級的電力變壓器的繼電保護進行了專門研究.根據這一類電力變壓器的運行特點,吸取以往各種保護方法的長處,提出了一套適合于35KV及以下電壓等級的電力變壓器保護方案.該方案進一步優化了變壓器保護的配置原則,提高了保護的可靠性:同時還在此基礎上,通過對交流電量短數據窗傅氏算法及其適用范圍的分析和仿真計算,提出了一種適用于電力變壓器諧波分量計算的算法.以所制定的保護方案為依據,提出了以80C196KC單片機為核心的微機變壓器保護裝置的具體實現方法.并對保護裝置的硬件系統設計和軟件模塊設計進行了詳細的研究.在硬件設計方面,采用了新型圖形點陣液晶顯示器(LCM)和帶有RAM并具有掉電保護功能的實時時鐘電路,采用了方便可靠的RS485串行通信接口,增強了裝置的通信功能,滿足了電力系統綜合自動化對保護裝置的要求.在軟件設計方面,采用了優化的快速算法,人機會話中采用了菜單技術,增加了完善的自診斷功能,使該裝置具有很高的準確性和可靠性,并在操作上更加簡明方便.該裝置將變壓器運行工況監測與繼電保護相結合,體現了新一代微機保護裝置的設計思想.經有關部門實驗測試,該裝置測量精確,動作快速準確,性能達到設計要求.
上傳時間： 2013-04-24
上傳用戶：zzbbqq99n
FIFO和RAM的verilog源代碼，及其測試文件。
上傳時間： 2013-07-28
上傳用戶：李彥東
性價比超高的U盤讀寫模塊-PB375，兼容CH375讀寫操作 1． 功能 ● 用于嵌入式系統/單片機讀寫U 盤、閃盤、閃存盤、USB 移動硬盤、USB 讀卡器等。 ● 支持符合USB 相關規范基于Bulk-Only 傳輸協議的各種U 盤/閃存盤/外置硬盤。 ● 支持文件系統FAT12 和FAT16 及FAT32 ● 文件操作功能：新建、刪除、讀寫數據，打開關閉文件等。 ● SPI接口，支持3.3V電平 ● 兼容CH375模塊的操作命令 ● 單芯片解決方案，該模塊只需要一個主控芯片外加少量的電容電阻便可，相對于51MCU+SL811/CH375的模塊，無論模塊尺寸還是成本都有著極大的優勢。 ● 模塊尺寸：38mm*40mm ● 該模塊可根據要求進行定制 基本不需要占用單片機系統的存儲空間，最少只需要幾個字節的RAM 和幾百字節的代碼。 2． 價格 相比51MCU+SL811/CH375方案有著極其強的價格優勢 3． 參數 兼容CH375模塊的讀寫操作命令，新建、刪除、讀寫數據，打開關閉文件 4． 應用 ? 桌上型儀表及便攜式儀表 ? 電子醫療儀表 (血壓計、血糖計、血脂計、心電機等) ? 運動器材(跑步機、搖擺機、、等等之器材) ? 汽車行車記錄器，稅控機 ? 電子系統參數設定 ( 溫度控制、行程控制等等之設備) ? CNC 自動化設備 ( 程序存取設定) ??數據采集 5． 聯系方式 聯系人：肖武 電話：13728690655 地址：深圳市南山區高新中四道30號龍泰利大廈304
標簽： UDisk-ReadWrite
上傳時間： 2013-07-07
上傳用戶：2467478207
這個文檔描述uIP TCP/IP棧。 uIP TCP/IP棧是使用于低至8位或16位微處理器的嵌入式系統的一個可實現的極小的TCP/IP協議棧。現時，uIP代碼的大小和RAM的需求比其它一般的TCP/IP棧要小。
上傳時間： 2013-07-13
上傳用戶：zhangliming420
現代社會，以計算機技術為核心的信息技術迅速發展，信息容量呈爆炸式的增長，人們獲得的信息的途徑也越來越多，這其中人類獲得的視覺信息很大部分是從各種各樣的電子顯示器件上獲得的，隨著微電子技術和材料工業的進步，圖像顯示技術飛速發展，出現了多種新型顯示器，其中一些在顯示品質上已經接近或者超過了傳統的陰極射線管顯示器(CRT)，同時這些顯示器件滿足設備了小型化和低功耗的要求。 經過二十多年的研究、競爭和發展，平板顯示器件尤其是液晶顯示器件(LCD)已經脫穎而出大規模的進入市場，成為新世紀顯示器件的主流。其中TFT-LCD是目前唯一在亮度、對比度、功耗、壽命、體積和重量等綜合性能上全面趕上和超過CRT的平板顯示顯示器件。它的性能優良、大規模生產特性好，自動化程度高，原材料成本低廉，發展空間廣闊，迅速成為新世紀的主流產品，是21世紀全球經濟增長的一個亮點。 本論文在深入理解了LCD顯示機理，尤其是TFT-LCD的顯示驅動原理的基礎上，利用緯視晶公司提供的TFT液晶模塊，以嵌入式目前比較常用的FPGA系列芯片中的EP1C6Q240C6為核心設計制作出了由單片機(MCU)+可編程邏輯器件(FPGA-FieldProgRAMmableGateArray)+SRAM的液晶顯示控制系統。文章闡述了該控制系統從硬件選型，到系統模塊硬件電路設計以及系統軟件設計的整個過程。該控制系統的功能模塊主要包括：電源模塊、可編程邏輯器件模塊、微處理器模塊、靜態RAM模塊以及觸摸屏控制模塊。其中微控制器模塊采用C語言編程，實現對液晶屏得數據傳以及其它控制功能，可編程邏輯器件(FPGA)模塊采用VHDL語言編程，實現對屏的時序控制，最終實現對液晶屏圖像顯示的控制。最后通過對使用該控制板點亮的液晶屏進行光學測試驗證了這種設計方案的可靠型和穩定性。 本設計具有較大的實用價值，可為以后液晶屏控制系統的研制提供參考。
上傳時間： 2013-07-22
上傳用戶：s藍莓汁
LCD液晶菜單 最大支持253級菜單 每增加一級菜單消耗4字節RAM 方便移植
標簽： Driver_menu 7565 ST
上傳時間： 2013-05-29
上傳用戶：fairy0212
數字信息時代帶來了“信息大爆炸”，使數據量大增，而數字圖像數據更是如此，如果不對圖像數據進行有效的壓縮，那么圖像信息的存儲與傳輸將無法進行。顯然，尋求一種高效的圖像壓縮系統具有很大的現實意義。 本文基于大規模現場可編程邏輯陣列(FPGA)和高速數字信號處理器(DSP)協同作業，來完成實時圖像處理的系統設計。出于對系統設計上的性能和功耗方面的考慮，系統中FPGA 選用的是ALTERA公司的Cyclone系列芯片EP1C12Q240C8，DSP選用的是TI公司的55x系列芯片TMS320VC5502。該系統集圖像采集、壓縮、顯示和存儲功能于一體，其中DSP為主處理器負責圖像處理，FPGA為協處理器負責系統的所有數字邏輯控制。FPGA和DSP的工作之間形成流水，并且借助于一片雙口RAM(CY7C025AV-15AI)完成兩者的通訊。結合FPGA和DSP自身的特點，本文提出一種新穎的信息通信方式，借助于一片雙口RAM，其內部按其存儲空間等分兩塊，利用乒乓技術完成對高速實時的圖像數據緩沖。 該系統從視頻采集、傳輸、壓縮到圖像存儲等整個過程的工作，分別由FPGA和DSP承擔。充分考慮到它們自身的優缺點，在滿足系統實時性要求的同時，結構靈活，便于以后的擴展與升級。結果表明，在TMS320VC5502實現了對采集圖像的JPEG壓縮，效果良好且滿足了實時性的要求，因此系統的功能得到了總體上的驗證。 關鍵詞：圖像處理；FPGA；DSP；JPEG
上傳時間： 2013-06-11
上傳用戶：hjshhyy
數字圖像通信的最廣泛的應用就是數字電視廣播系統，與以往的模擬電視業務相比，數字電視在節省頻譜資源、提高節目質量方面帶來了一場新的革命，而與此對應的DVB（Digital Video Broadcasting）標準的建立更是加速了數字電視廣播系統的大規模應用。DVB標準選定MPEG—2標準作為音頻及視頻的編碼壓縮方式，隨后對MPEG—2碼流進行打包形成TS流（transport stream），進行多個傳輸流復用，最后通過不同媒介進行傳輸。在DVB標準的傳輸系統中，無論是衛星傳輸，電纜傳輸還是地面傳輸，為了保障圖像質量，使數字節目在傳輸過程中避免出現因受到各種信道噪聲干擾而出現失真的現象，都采用了信道編碼的方式來保護傳輸數據。信道編碼是數字通信系統中一個必需的、重要的環節。 信道編碼設計方案的優劣決定了DVB系統的成功與否，本文重點研究了DVB系統中的信道編碼算法及其FPGA實現方案，主要進行了如下幾項工作： 1）介紹了DVB系統信道編碼的基本概念及特點，深入研究了DVB標準中信道編碼部分的關鍵技術，并針對每個信道編碼模塊進行工作原理分析、算法分析。 2）根據DVB信道編碼的特點，重點對信道編碼中四個模塊，包括擾碼、RS編碼、卷積交織編碼和卷積編碼的FPGA硬件實現算法進行了比較詳細的分析，并闡述了每個模塊及QPSK調制的設計方案及實現模塊功能的程序流程。 3）在RS（204，188）編碼過程中，利用有限域常數乘法器的特點，對編碼器進行了優化，在很大程度上提高了編碼效率，卷積交織器部分采用RAM移位法，實現起來更為簡單且節省了FPGA器件內部資源。 4）設計以Altera公司的QuartusⅡ為開發平臺，利用FPGA芯片EP1C6Q240C8完成了信道編碼各模塊及QPSK調制的硬件實現，通過Verilog HDL描述和時序仿真來驗證算法的可行性，并給出系統設計中減少毛刺的方法，使系統更為穩定。最終的系統仿真結果表明該系統工作穩定，達到了DVB系統信道編碼設計的要求。
上傳時間： 2013-06-26
上傳用戶：allen-zhao123
作為電子類專業學生，實驗是提高學生對所學知識的印象以及發現問題和解決問題的能力，增加學生動手能力的必須環節。本設計的目的就是開發一套滿足學生實驗需求的信號源，基于此目的本信號源并不需要突出的性能，但經濟上要求低成本，同時要求操作簡單，能夠輸出多種波形，并且利于學生在此平臺上認識信號源原理，同時方便在此平臺上進行拓展開發。 設計中運用虛擬儀器技術將計算機屏幕作為儀器面板，采用EPP接口，同時在FPGA上開發控制電路，為后續開發留下了空間，同時節省了成本。本設計采用地址線16位，數據線12位的靜態RAM作為信號源的波形存儲器，后端采用兩種濾波類型對需要濾波的信號進行濾波。啟動信號時軟件需要先將波形數據預存在存儲器中便于調用，最后得到的結果基本滿足教學實驗的需求。 本文結構上首先介紹了直接采用DDS芯片制作信號源的利弊，及作者采用這種設計的初衷，然后介紹了信號源的整體結構，總體模塊。以下章節首先介紹FPGA內部設計，包括總體結構和幾大部分模塊，包括：時鐘產生電路，相位累加器，數據輸入控制電路，濾波器控制電路，信號源啟動控制電路。 然后介紹了其他模塊的設計，包括存儲器選擇，幅度控制電路的設計以及濾波器電路的設計，本設計的幅度控制采用兩級DA級聯，以及后端電阻分壓網絡調節的方式進行設計，提高了幅度調節的范圍。對于濾波器的設計，依據不同的信號頻率，分成了4個部分，對于500K以下的信號采用的是二階巴特沃斯有源低通濾波，對于500K以上至5M以下信號采用的五階RC低通濾波器。 在軟件設計部分，分成兩個部分，對于底層驅動程序采用以Labwindows/CVI為平臺進行開發，利用其編譯和執行速度快，并且和LabVIEW能夠很好連接的特性。對于上層控制軟件，采用以LabVIEW為平臺進行開發，充分利用其圖化設計，易于擴展。 論文最后對所做工作進行了總結，提出了進一步改進的方向。
上傳時間： 2013-04-24
上傳用戶：afeiafei309
MP3音樂是目前最為流行的音樂格式，因其音質、復雜度與壓縮比的完美折中，占據著廣闊的市場，不僅在互聯網上廣為流傳，而且在便攜式設備領域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實時性、面積等約束條件下，研究MP3解碼電路的設計方法，實現FPGA原型芯片，研究MP3原型芯片的驗證方法。 論文的主要貢獻如下： (1)使用算法融合方法合并MP3解碼過程的相關步驟，以減少緩沖區存儲單元的容量和訪存次數。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內部的三個算法步驟融合在一起進行設計，可以省去存儲中間計算結果的緩存區單元。 (2)反量化、立體聲處理等模塊中，采用流水線設計技術，設置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續訪問公共緩存技術，合理規劃各計算子模塊的工作時序，將數據計算的時間隱藏在訪存過程中；充分利用頻率線的零值區特性，有效地減少數據計算量，加快了數據處理的速度。 (3)設計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設計RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發板為平臺，實現MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統頻率可達69.6MHz，充分滿足了MP3解碼過程的實時性要求。實驗結果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質良好。
上傳時間： 2013-07-01
上傳用戶：xymbian
