亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

RTL

Register Transfer Level -- 寄存器轉送級
  • Precision RTL v2005b.1100

    Actel公司與Mentor Graphics公司日前推出Mentor Graphics的Precision RTL綜合工具最新版本。該版本利用Actel基于閃存的ProASIC Plus家族FPGA產品以提供更高的設計性能。

    標簽: Precision 2005 1100 RTL

    上傳時間: 2013-07-28

    上傳用戶:cc111

  • 一個牛人寫的文章(關于RTL級設計)

    關于RTL級設計詳盡說明

    標簽: RTL

    上傳時間: 2013-10-08

    上傳用戶:1421706030

  • Verilog RTL代碼新手上路教程

    通過學習本教程提供的各種RTL小型電路模塊的代碼并且觀察電路的RTL結構和波形仿真的時序,可以快速的了解如何設計基本的電路組件

    標簽: Verilog RTL 代碼 教程

    上傳時間: 2013-11-01

    上傳用戶:manlian

  • Verilog RTL代碼新手上路教程

    通過學習本教程提供的各種RTL小型電路模塊的代碼并且觀察電路的RTL結構和波形仿真的時序,可以快速的了解如何設計基本的電路組件

    標簽: Verilog RTL 代碼 教程

    上傳時間: 2014-01-24

    上傳用戶:13188549192

  • 8139 RTL 源代碼

    8139 RTL 源代碼

    標簽: 8139 RTL 源代碼

    上傳時間: 2014-01-14

    上傳用戶:lepoke

  • 用verilog編寫的網卡芯片RTL級。前仿后仿都通過了

    用verilog編寫的網卡芯片RTL級。前仿后仿都通過了,可以在modelsim上運行察看

    標簽: verilog RTL 編寫 網卡芯片

    上傳時間: 2015-03-31

    上傳用戶:lxm

  • 《Delphi源代碼分析》    本書通過對Delphi內核(RTL)源代碼進行分析

    《Delphi源代碼分析》    本書通過對Delphi內核(RTL)源代碼進行分析,深入闡述了Delphi內核(RTL)的原理及其實現。全書從Nico Bendlin編寫的著名最小化內核示例程序MiniDExe講起,基于MiniDExe分析Delphi在編譯器一級的技術內幕,帶領讀者一窺Delphi的核心。隨后作者基于這個內核逐層地包裝代碼,將Delphi的各種功能的具體實現一一展現,通過列出關鍵性代碼并進行系統性分析的方式,全面分析對象結構、VCL和COM等在源代碼中的實現。全書內容詳實,闡述精辟、深入,主要議題包括:Delphi的編譯器在Windows、Delphi RTL和用戶代碼之間的交互;Delphi RTL內核代碼的完整實現;與Delphi內核相關的操作系統機制;初始(入口)代碼、模塊、內存、線程、資源、異常處理機制等。 本書是一本不可多得的高端技術圖書,適合中、高級Delphi開發人員研讀。

    標簽: Delphi RTL 源代碼分析 內核

    上傳時間: 2014-01-10

    上傳用戶:363186

  • VHDL 關于2DFFT設計程序 u scinode1 ∼ scinode9.vhd: Every SCI node RTL vhdl code. The details can be

    VHDL 關于2DFFT設計程序 u scinode1 ∼ scinode9.vhd: Every SCI node RTL vhdl code. The details can be seen in the following section. u 2dfft.vhd: The top module includes these scinodes and form a 3x3 SCI Torus network, and it support these sub-modules scinode1∼ scinode9 reset and clk and global_cnt signals to synchronous the sub-modules to simplify the overall design. u proj2.wfc: VSS simulation result that is the same as the ModelSim simulation result. u Pro2_2.wfc: VSS simulation result of another test pattern can’t cause overflow situation.

    標簽: scinode1 scinode details 2DFFT

    上傳時間: 2014-12-02

    上傳用戶:15071087253

  • 經過門級網單驗證的USB2.0 IP核 RTL代碼

    經過門級網單驗證的USB2.0 IP核 RTL代碼

    標簽: USB 2.0 RTL 門級

    上傳時間: 2014-01-06

    上傳用戶:heart520beat

  • 用verilog編寫的pci——RTL級。

    用verilog編寫的pci——RTL級。

    標簽: verilog pci RTL 編寫

    上傳時間: 2015-06-06

    上傳用戶:亞亞娟娟123

主站蜘蛛池模板: 南澳县| 葫芦岛市| 汨罗市| 沽源县| 股票| 天峻县| 安阳市| 白山市| 安顺市| 辽阳县| 金乡县| 莎车县| 马公市| 奉节县| 吉林省| 米易县| 汉沽区| 安康市| 桃江县| 海林市| 彝良县| 阳谷县| 来安县| 阳泉市| 江北区| 金秀| 永清县| 江安县| 隆林| 团风县| SHOW| 定襄县| 岗巴县| 元氏县| 平乐县| 齐齐哈尔市| 岫岩| 泰安市| 玉门市| 九台市| 鹤岗市|