軟件開發(fā)環(huán)境：ISE 7.1i 硬件開發(fā)環(huán)境：紅色颶風(fēng)II代－Xilinx版 1. 本實(shí)例用于控制開發(fā)板上面的SDRAM完成讀寫功能； 先向SDRAM里面寫數(shù)據(jù)，然后再將數(shù)據(jù)讀出來做比較，如果不匹配就通過LED變亮顯示出來，如果一致，LED就不亮。 2. part1目錄是使用Modelsim仿真的工程； 3. part2目錄是在開發(fā)版上面驗(yàn)證的工程； 2.1. part1_32目錄是4m32SDRAM的仿真工程； 2.2. part1_16目錄是4m16SDRAM的仿真工程； \model文件夾里面是仿真模型； \RTL文件夾里面是源文件； \sim文件夾里面是仿真工程； \test_bench文件夾里面是測試文件； \wave文件夾里面是仿真波形。 3.1. 工程在\project文件夾里面; 3.2. 源文件和管腳分配在\RTL文件夾里面; 3.3. 下載文件在\download文件夾里面,.mcs為PROM模式下載文件,.bit為JTAG調(diào)試下載文件。
標(biāo)簽： Modelsim SDRAM 讀寫 控制
上傳時(shí)間： 2013-04-24
上傳用戶：ZJX5201314
隨著電子技術(shù)和集成電路技術(shù)的飛速發(fā)展，數(shù)字信號(hào)處理已經(jīng)廣泛地應(yīng)用于通信、信號(hào)處理、生物醫(yī)學(xué)以及自動(dòng)控制等領(lǐng)域中。離散傅立葉變換(DFT)及其快速算法FFT作為數(shù)字信號(hào)處理中的基本變換，有著廣泛的應(yīng)用。特別是近年來，基于FFT的ODFM技術(shù)的興起，進(jìn)一步推動(dòng)了對高速FFT處理器的研究。 FFT 算法從出現(xiàn)到現(xiàn)在已有四十多年代歷史，算法理論已經(jīng)趨于成熟，但是其具體實(shí)現(xiàn)方法卻值得研究。面向高速、大容量數(shù)據(jù)流的FFT實(shí)時(shí)處理，可以通過數(shù)據(jù)并行處理或者采用多級(jí)流水線結(jié)構(gòu)來實(shí)現(xiàn)。特別是流水線結(jié)構(gòu)使得FFT處理器在進(jìn)行不同點(diǎn)數(shù)的FFT計(jì)算時(shí)可以通過對模塊級(jí)數(shù)的控制很容易的實(shí)現(xiàn)。 本文在分析和比較了各種FFT算法后，選擇了基2和基4混合頻域抽取算法作為FFr處理器的實(shí)現(xiàn)算法，并提出了一種高速、處理點(diǎn)數(shù)可變的流水線結(jié)構(gòu)FFT處理器的實(shí)現(xiàn)方法。利用這種方法實(shí)現(xiàn)的FFT處理器成功的應(yīng)用到DAB接收機(jī)中，RTL級(jí)仿真結(jié)果表明FFT輸出結(jié)果與C模型輸出一致，在FPGA環(huán)境下仿真波形正確，用Ouaaus Ⅱ軟件綜合的最高工作頻率達(dá)到133MHz，滿足了高速處理的設(shè)計(jì)要求。
標(biāo)簽： FFT 流水線結(jié)構(gòu) 處理器
上傳時(shí)間： 2013-05-29
上傳用戶：GavinNeko
可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯(cuò)能力，如使用差錯(cuò)控制編碼。自仙農(nóng)定理提出以來，先后有許多糾錯(cuò)編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯(cuò)性能成為通信界的一個(gè)里程碑。 然而，Turbo碼迭代譯碼復(fù)雜度大，導(dǎo)致其譯碼延時(shí)大，故而在工程中的應(yīng)用受到一定限制，而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實(shí)現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲(chǔ)器的并行子交織器解決方法，很好地解決了并行訪問存儲(chǔ)器沖突的問題。 本論文在現(xiàn)場可編程門陣列(FPGA)平臺(tái)上實(shí)現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實(shí)現(xiàn)的并行Turbo編譯碼器在時(shí)鐘頻率為33MHz，幀長為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時(shí)，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時(shí)延小于124us。本文還使用EP2C35FPGA芯片設(shè)計(jì)了系統(tǒng)開發(fā)板。該開發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿足了通信系統(tǒng)需求。系統(tǒng)測試結(jié)果表明，本文所實(shí)現(xiàn)的并行Turbo編譯碼器及其開發(fā)板運(yùn)行正確、有效且可靠。 本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實(shí)現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設(shè)計(jì)與實(shí)現(xiàn)，分別介紹了編碼器和譯碼器的RTL設(shè)計(jì)，還提出了一種基于多端口存儲(chǔ)器的并行子交織器和解交織器設(shè)計(jì)。第三章討論了使用NIOS處理器的SOC架構(gòu)，使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開發(fā)板設(shè)計(jì)與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。
標(biāo)簽： Turbo FPGA 并行 編譯碼器
上傳用戶：ziyu_job1234
該論文基于NIOS Ⅱ軟核處理器和Altera的FPGA技術(shù)，設(shè)計(jì)了一種便攜式的振動(dòng)頻譜分析儀，用于旋轉(zhuǎn)機(jī)械的故障監(jiān)測和診斷。以SOPC技術(shù)為手段，將信號(hào)采集和信號(hào)處理電路通過可編程片上系統(tǒng)來實(shí)現(xiàn)，其特點(diǎn)是將對ADC的控制、數(shù)字信號(hào)的濾波、快速傅立葉變換的設(shè)計(jì)，通過FPGA芯片集成在一起，以NIOS Ⅱ來完成32位CPU的狀態(tài)控制功能。工程機(jī)械、汽車車輛中都存在諸如發(fā)動(dòng)機(jī)類的旋轉(zhuǎn)機(jī)械，這類設(shè)備的異常振動(dòng)往往會(huì)影響正常工作，嚴(yán)重時(shí)還會(huì)出現(xiàn)各種重大事故，該分析儀可以實(shí)時(shí)地或定期地對發(fā)動(dòng)機(jī)、齒輪箱等旋轉(zhuǎn)機(jī)械進(jìn)行振動(dòng)頻譜分析和監(jiān)測，運(yùn)用于民用機(jī)械能產(chǎn)生非常好的經(jīng)濟(jì)效益。 該論文從四個(gè)方面進(jìn)行了研究工作。其一，利用FPGA對ADC芯片的工作進(jìn)行控制，使其在規(guī)定的時(shí)間內(nèi)與DSP模塊進(jìn)行數(shù)據(jù)交換，并對ADC各引腳時(shí)序進(jìn)行控制，使兩者協(xié)調(diào)同步工作，編制了相應(yīng)的VHDL語言程序。其二，采用SOPC Builder設(shè)計(jì)開發(fā)，實(shí)現(xiàn)了基于NIOS Ⅱ的32位CPU軟核，創(chuàng)建了相應(yīng)的C/C++和匯編的宏代碼，使得軟件可以訪問用戶自定義邏輯。對頂層設(shè)計(jì)產(chǎn)生的VHDL的RTL代碼和仿真文件進(jìn)行了綜合、編譯適配以及仿真。其三，配合Matlab和DSP Builder的強(qiáng)大功能進(jìn)行DSP模塊設(shè)計(jì)，開發(fā)出了FIR和FFT等功能模塊，并且添加到SOPC系統(tǒng)中，使其可以由NIOS Ⅱ很容易的調(diào)用。其四，在NIOS Ⅱ系統(tǒng)中添加了uC/OS Ⅱ操作系統(tǒng)，提高了整個(gè)系統(tǒng)的穩(wěn)定性，并且降低了開發(fā)難度，提高了系統(tǒng)升級(jí)的能力。由于整個(gè)設(shè)計(jì)是基于FPGA開發(fā)的，所以該系統(tǒng)包括了所有FPGA系統(tǒng)的特點(diǎn)，包括并行的DSP處理、在系統(tǒng)可編程、升級(jí)簡單等特點(diǎn)，極易使設(shè)計(jì)產(chǎn)品化。
標(biāo)簽： FPGA 便攜式 振動(dòng)頻譜 分析儀
上傳用戶：amandacool
目前對數(shù)字化音頻處理的具體實(shí)現(xiàn)主要集中在以DSP或?qū)Ｓ肁SIC芯片為核心的處理平臺(tái)的開發(fā)方面，存在著并行處理性能差，系統(tǒng)升級(jí)和在線配置不靈活等缺點(diǎn)。另一方面現(xiàn)有解決方案的設(shè)計(jì)主要集中于處理器芯片，而對于音頻編解碼芯片的關(guān)注度較低，而且沒有提出過從芯片層到PCB板層的完整設(shè)計(jì)思路。本文針對上述問題對數(shù)字化音頻處理平臺(tái)進(jìn)行了研究，主要內(nèi)容包括： 1、提出了基于FPGA的通用音頻處理平臺(tái)，該方案有別于現(xiàn)有的基于MCU、DSP和其它專用ASIC芯片的方案，論證了基于FPGA的音頻處理系統(tǒng)的結(jié)構(gòu)及設(shè)計(jì)工作流程，并對嵌入式音頻處理系統(tǒng)專門進(jìn)行了研究。 2、提出了從芯片層到PCB板層的完整設(shè)計(jì)思路，并將設(shè)計(jì)思路得以實(shí)現(xiàn)。完成了FPGA的設(shè)計(jì)及實(shí)現(xiàn)過程，包括：系統(tǒng)整體分析，設(shè)計(jì)流程分析，配置模塊和數(shù)據(jù)通信模塊的RTL實(shí)現(xiàn)等；解決了FPGA與音頻編解碼芯片TLV320AIC23B之間接口不匹配問題；給出配置和數(shù)據(jù)通信模塊的功能方框圖；從多個(gè)角度完善PCB板設(shè)計(jì)，給出了各個(gè)系統(tǒng)組成部分的詳細(xì)設(shè)計(jì)方案和硬件電路原理圖，并附有PCB圖。 3、建立了實(shí)驗(yàn)和分析環(huán)境，完成了各項(xiàng)實(shí)驗(yàn)和分析工作，主要包括：PCB板信號(hào)完整性分析和優(yōu)化，F(xiàn)PGA系統(tǒng)中各個(gè)功能模塊的實(shí)驗(yàn)與分析等。實(shí)驗(yàn)和分析結(jié)果論證了系統(tǒng)設(shè)計(jì)的合理性和實(shí)用性。 本文的研究與實(shí)現(xiàn)工作通過實(shí)驗(yàn)和分析得到了驗(yàn)證。結(jié)果表明，本文提出的由FPGA和音頻編解碼芯片TLV320AIC23B組成的數(shù)字化音頻處理系統(tǒng)完全可以實(shí)現(xiàn)音頻信號(hào)的數(shù)字化處理，從而可以將FPGA在數(shù)字信號(hào)處理領(lǐng)域的優(yōu)點(diǎn)充分發(fā)揮于音頻信號(hào)處理領(lǐng)域。
標(biāo)簽： FPGA 通用數(shù)字 處理平臺(tái) 音頻
上傳時(shí)間： 2013-06-09
上傳用戶：gaojiao1999
內(nèi)部存儲(chǔ)器負(fù)責(zé)計(jì)算機(jī)系統(tǒng)內(nèi)部數(shù)據(jù)的中轉(zhuǎn)、存儲(chǔ)與讀取，作為計(jì)算機(jī)系統(tǒng)中必不可少的三大件之一，它對計(jì)算機(jī)系統(tǒng)性能至關(guān)重要。內(nèi)存可以說是CPU處理數(shù)據(jù)的“大倉庫”，所有經(jīng)過CPU處理的指令和數(shù)據(jù)都要經(jīng)過內(nèi)存?zhèn)鬟f到電腦其他配件上，因此內(nèi)存性能的好壞，直接影響到系統(tǒng)的穩(wěn)定性和運(yùn)行性能。在當(dāng)今的電子系統(tǒng)設(shè)計(jì)中，內(nèi)存被使用得越來越多，并且對內(nèi)存的要求越來越高。既要求內(nèi)存讀寫速度盡可能的快、容量盡可能的大，同時(shí)由于競爭的加劇以及利潤率的下降，人們希望在保持、甚至提高系統(tǒng)性能的同時(shí)也能降低內(nèi)存產(chǎn)品的成本。面對這種趨勢，設(shè)計(jì)和實(shí)現(xiàn)大容量高速讀寫的內(nèi)存顯得尤為重要。因此，近年來內(nèi)存產(chǎn)品正經(jīng)歷著從小容量到大容量、從低速到高速的不斷變化，從技術(shù)上也就有了從DRAM到SDRAM，再到DDR SDRAM及DDR2 SDRAM等的不斷演進(jìn)。和普通SDRAM的接口設(shè)計(jì)相比，DDR2 SDRAM存儲(chǔ)器在獲得大容量和高速率的同時(shí)，對存儲(chǔ)器的接口設(shè)計(jì)也提出了更高的要求，其接口設(shè)計(jì)復(fù)雜度也大幅增加。一方面，由于I/O塊中的資源是有限的，數(shù)據(jù)多路分解和時(shí)鐘轉(zhuǎn)換邏輯必須在FPGA核心邏輯中實(shí)現(xiàn)，設(shè)計(jì)者可能不得不對接口邏輯進(jìn)行手工布線以確保臨界時(shí)序。而另一方面，不得不處理好與DDR2接口有關(guān)的時(shí)序問題（包括溫度和電壓補(bǔ)償）。要正確的實(shí)現(xiàn)DDR2接口需要非常細(xì)致的工作，并在提供設(shè)計(jì)靈活性的同時(shí)確保系統(tǒng)性能和可靠性。 本文對通過Xilinx的Spartan3 FPGA實(shí)現(xiàn)DDR2內(nèi)存接口的設(shè)計(jì)與實(shí)現(xiàn)進(jìn)行了詳細(xì)闡述。通過Xilinx FPGA提供了I/O模塊和邏輯資源，從而使接口設(shè)計(jì)變得更簡單、更可靠。本設(shè)計(jì)中對I/O模塊及其他邏輯在RTL代碼中進(jìn)行了配置、嚴(yán)整、執(zhí)行，并正確連接到FPGA上，經(jīng)過仔細(xì)仿真，然后在硬件中驗(yàn)證，以確保存儲(chǔ)器接口系統(tǒng)的可靠性。
標(biāo)簽： DDR2SDRAM 存儲(chǔ)器 接口設(shè)計(jì)
上傳時(shí)間： 2013-06-08
上傳用戶：fairy0212
隨著人們對無線通信需求和質(zhì)量的要求越來越高，無線通信設(shè)備的研發(fā)也變得越來越復(fù)雜，系統(tǒng)測試在整個(gè)設(shè)備研發(fā)過程中所占的比重也越來越大。為了能夠盡快縮短研發(fā)周期，測試人員需要在實(shí)驗(yàn)室模擬出無線信道的各種傳播特性，以便對所設(shè)計(jì)的系統(tǒng)進(jìn)行調(diào)試與測試。無線信道仿真器是進(jìn)行無線通信系統(tǒng)硬件調(diào)試與測試不可或缺的儀器之一。 本文設(shè)計(jì)的無線信道仿真器是以Clarke信道模型為參考，采用基于Jakes模型的改進(jìn)算法，使用Altera公司的StratixⅡ EP2S180模擬實(shí)現(xiàn)了頻率選擇性衰落信道。信道仿真器實(shí)現(xiàn)了四根天線數(shù)據(jù)的上行接收，每根天線由八條可分辨路徑，每條可分辨路徑由64個(gè)反射體構(gòu)成，每根天線可分辨路徑和反射體的數(shù)目可以獨(dú)立配置。通過對每個(gè)反射體初始角度和初始相位的設(shè)置，并且保證反射體的角度和相位是均勻分布的隨機(jī)數(shù)，可以使得同一條路徑不同反射體之間的非相關(guān)特性，得到的多徑傳播信道是一個(gè)離散的廣義平穩(wěn)非相關(guān)散射模型(WSSUS)。無線信道仿真器模擬了上行數(shù)據(jù)傳輸環(huán)境，上行數(shù)據(jù)由后臺(tái)產(chǎn)生后儲(chǔ)存在單板上的SDRAM中。啟動(dòng)測試之后，上行數(shù)據(jù)在CPU的控制下通過信道仿真器，然后送達(dá)基帶處理板解調(diào)，最后測試數(shù)據(jù)的誤碼率和誤塊率，從而分析基站的上行接收性能。 首先，本文研究了3GPP TS 25.141協(xié)議中對通信設(shè)備測試的要求和無線信道自身的特點(diǎn)，完成了對無線信道仿真器系統(tǒng)設(shè)計(jì)方案的吸收和修改。 其次，針對FPGA內(nèi)部資源結(jié)構(gòu)，研究了信道仿真器FPGA實(shí)現(xiàn)過程中的困難和資源的消耗，進(jìn)行了模塊劃分。主要完成了時(shí)延模塊、瑞利衰落模塊、背板接口模塊等的RTL級(jí)代碼的開發(fā)、仿真、綜合和板上調(diào)試；完成了FPGA和后臺(tái)軟件的聯(lián)合調(diào)試；完成了兩天線到四天線的改版工作，使FPGA內(nèi)部的工作頻率翻了一倍，大幅降低了FPGA資源的消耗。 最后，在完成無線信道仿真器的硬件設(shè)計(jì)之后，對無線信道仿真器的測試根據(jù)3GPP TS 25.141 V6.13.0協(xié)議中的要求進(jìn)行，即在數(shù)據(jù)誤塊率(BLER)一定的情況下，對不同信道傳播環(huán)境和不同傳輸業(yè)務(wù)下的信噪比(Eb/No)進(jìn)行測試，單天線和多天線的測試結(jié)果符合協(xié)議中規(guī)定的信噪比(Eb/No)的要求。
標(biāo)簽： FPGA 無線信道 仿真器
上傳用戶：小楊高1
本文研究的視頻處理系統(tǒng)是上海市科委技術(shù)攻關(guān)基金項(xiàng)目“計(jì)算機(jī)視覺及其芯片化實(shí)現(xiàn)”的一部分，主要完成計(jì)算機(jī)視覺系統(tǒng)的一些基本工作，即視頻圖像的采集、預(yù)處理和顯示等。 視頻圖像采集和預(yù)處理系統(tǒng)以Xilinx公司Virtex-ⅡPro系列的FPGA為核心控制器件，結(jié)合視頻模數(shù)轉(zhuǎn)換芯片和VGA顯示器，完成視頻圖像的實(shí)時(shí)采集、預(yù)處理和顯示。采集和顯示部分作為同外界交流信息的渠道，是構(gòu)成計(jì)算機(jī)視覺系統(tǒng)必不可少的一部分；圖像預(yù)處理則是計(jì)算機(jī)視覺系統(tǒng)進(jìn)行高層處理的基礎(chǔ)，優(yōu)秀的預(yù)處理算法能有效改善圖像質(zhì)量，提高系統(tǒng)分析判斷的準(zhǔn)確性。 本文在介紹基于FPGA的視頻采集、預(yù)處理系統(tǒng)整體架構(gòu)的基礎(chǔ)上，圍繞以下四個(gè)方面展開了工作： 1.研究并給出了兩種基于FPGA的設(shè)計(jì)方案用于實(shí)現(xiàn)YCrCb色度空間到RGB色度空間的轉(zhuǎn)換； 2.針對采集的視頻圖像，根據(jù)VGA顯示的要求，給出了一種實(shí)現(xiàn)圖像去隔行的方案； 3.分析了一系列圖像濾波的預(yù)處理算法，如均值濾波、中值濾波和自適應(yīng)濾波等，在比較和總結(jié)各算法特點(diǎn)的基礎(chǔ)上，提出了一種新的適用于處理混合噪聲的濾波算法：混合自適應(yīng)濾波法； 4.根據(jù)算法特點(diǎn)設(shè)計(jì)了多種采用FPGA實(shí)現(xiàn)的圖像濾波算法，并對硬件算法進(jìn)行RTL級(jí)的功能仿真和驗(yàn)證，還給出了各種濾波算法的實(shí)驗(yàn)結(jié)果，在此基礎(chǔ)上對各種算法的效果進(jìn)行直觀的比較。 文中，預(yù)處理算法的實(shí)現(xiàn)充分利用了FPGA的片內(nèi)資源，體現(xiàn)了FPGA在圖像處理方面的特點(diǎn)及優(yōu)勢。同時(shí)，視頻采集和顯示的控制模塊也由同一FPGA芯片實(shí)現(xiàn)，從而簡化了系統(tǒng)整體結(jié)構(gòu)。視頻采集和預(yù)處理系統(tǒng)在FPGA上的成功實(shí)現(xiàn)為“計(jì)算機(jī)視覺及其芯片化實(shí)現(xiàn)”奠定了必要的基礎(chǔ)、提供了一定理論依據(jù)。
標(biāo)簽： FPGA 視頻圖像 采集
上傳用戶：我好難過
Borland C++ Builder Compiler 是一個(gè)BC 編譯器。它是用來優(yōu)化BC 開發(fā)系統(tǒng)的工具。它包括最后版本的ANSI/ISO C++ 語言的支持，包括RTL，C++ 的STL框架結(jié)構(gòu)支持
標(biāo)簽： Borland builder 60
上傳時(shí)間： 2013-05-22
上傳用戶：ardager
隨著現(xiàn)場可編程門陣列(FPGA)在工業(yè)中的廣泛應(yīng)用，使得基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn)在雷達(dá)信號(hào)處理中有著重要地位。模型化設(shè)計(jì)是一種自頂向下的面向FPGA的快速原型驗(yàn)證法，它不僅降低了FPGA設(shè)計(jì)門檻，而且縮短了開發(fā)周期，提高了設(shè)計(jì)效率。這使得FPGA模型化設(shè)計(jì)成為了FPGA系統(tǒng)設(shè)計(jì)的發(fā)展趨勢。本文針對常見雷達(dá)信號(hào)處理模塊的FPGA模型化實(shí)現(xiàn)，在以下幾個(gè)方面展開研究：首先對基于FPGA的模型化設(shè)計(jì)方法進(jìn)行了研究，給出了模型化設(shè)計(jì)方法的發(fā)展現(xiàn)狀和趨勢，并對本文中使用的模型化設(shè)計(jì)方法的軟件工具System Generator和AccelDSP進(jìn)行了介紹。其次使用這兩種軟件工具對FIR濾波器進(jìn)行了模型化設(shè)計(jì)并同RTL(寄存器傳輸級(jí))設(shè)計(jì)方法進(jìn)行對比，全面分析了模型化設(shè)計(jì)方法和RTL設(shè)計(jì)方法的優(yōu)缺點(diǎn)。然后在簡明闡述雷達(dá)信號(hào)處理原理的基礎(chǔ)上，使用System Generator對數(shù)字下變頻(DDC)、脈沖壓縮、動(dòng)目標(biāo)顯示(MTI)及恒虛警(CFAR)處理等雷達(dá)信號(hào)處理模塊進(jìn)行了自頂向下的模型化設(shè)計(jì)。在Simulink中進(jìn)行了功能仿真驗(yàn)證，生成了HDL代碼，并在Xilinx FPGA中進(jìn)行了RTL的時(shí)序仿真分析。關(guān)鍵詞：雷達(dá)信號(hào)處理 FPGA 模型化設(shè)計(jì) System Generator AccelDSP
標(biāo)簽： FPGA 模型 雷達(dá)信號(hào)
上傳時(shí)間： 2013-07-25
上傳用戶：zhangsan123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
