摘要 探討了IP 核的驗(yàn)證與測試的方法及其和 VHDL語言在 IC 設(shè)計(jì)中的應(yīng)用 并給出了其在RiSC8 框架 CPU 核中的下載實(shí)例．
標(biāo)簽： RiSC8 VHDL CPU IC
上傳時(shí)間： 2014-07-11
上傳用戶：lunshaomo
一個(gè)VHDL實(shí)現(xiàn)的RiSC8位單片機(jī)
標(biāo)簽： RiSC8 VHDL 位單片機(jī)
上傳時(shí)間： 2013-12-24
上傳用戶：lhc9102
經(jīng)典計(jì)算機(jī)體系結(jié)構(gòu)RiSC8的源代碼（Verilog），包括CPU、內(nèi)存、寄存器等的實(shí)現(xiàn)
標(biāo)簽： Verilog RiSC8 計(jì)算機(jī)體系結(jié)構(gòu) 源代碼
上傳時(shí)間： 2014-12-05
上傳用戶：daguda
已經(jīng)測試過的RiSC8的verilog源碼和說明還包括編譯環(huán)境和測試程序等
標(biāo)簽： verilog RiSC8 測試 源碼
上傳時(shí)間： 2016-02-01
上傳用戶：fredguo
verilog RiSC8 cpu CORE 8位RISC CPU 內(nèi)核源碼（VERILOG 版）
標(biāo)簽： verilog VERILOG RiSC8 CORE
上傳時(shí)間： 2017-02-18
上傳用戶：363186
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
