SPI總線協(xié)議及SPI時序圖詳解SPI，是英語Serial Peripheral Interface的縮寫，顧名思義就是串行外圍設(shè)備接口。SPl，是一種高速的，全雙工，同步的通信總線，并且在芯片的管腳上只占用四根線，節(jié)約了芯片的管腳，同時為PCB的布局上節(jié)省空間，提供方便，正是出于這種簡單易用的特性，現(xiàn)在越來越多的芯片集成了這種通信協(xié)議。SPI是一個環(huán)形總線結(jié)構(gòu)，由ss（cs）、SCK、sdi、sdo構(gòu)成，其時序其實很簡單，主要是在SCK的控制下，兩個雙向移位寄存器進行數(shù)據(jù)交換。上升沿發(fā)送、下降沿接收、高位先發(fā)送。上升沿到來的時候，sdo上的電平將被發(fā)送到從設(shè)備的寄存器中。下降沿到來的時候，sdi上的電平將被接收到主設(shè)備的寄存器中。假設(shè)主機和從機初始化就緒：并且主機的sbuff=0xaa（10101010），從機的sbuff=0x55（01010101），下面將分步對spi的8個時鐘周期的數(shù)據(jù)情況演示一遍（假設(shè)上升沿發(fā)送數(shù)據(jù)）。
標(biāo)簽：
spi總線協(xié)議
時序
上傳時間：
2022-06-28
上傳用戶：
