項(xiàng)目名稱:超聲波測(cè)距接收部分程序 功 能: 晶振采用12M，引腳定義：P0.1(SDA),P0.2(SCL),P3.2(即INT0,紅外輸入),P3.3(即INT1,超聲波輸入) 硬件環(huán)境: 自制單片機(jī)實(shí)驗(yàn)板， 軟件環(huán)境: Windows操作系統(tǒng) 使用軟件：偉福 V3.20, Easy 51Pro v2.0
標(biāo)簽： 12M 項(xiàng)目 超聲波測(cè)距 接收
上傳時(shí)間： 2014-01-24
上傳用戶：lxm
This example demonstrates how the C8051F06x SMBus interface can communicate // with a 256 byte I2C Serial EEPROM (Microchip 24LC02B). // - Interrupt-driven SMBus implementation // - Only master states defined (no slave or arbitration) // - Timer4 used by SMBus for SCL low timeout detection // - SCL frequency defined by <SMB_FREQUENCY> constant
標(biāo)簽： demonstrates communicate C8051F06x interface
上傳時(shí)間： 2016-04-12
上傳用戶：hanli8870
I2C總線是常用的并行通訊方法，這是我在實(shí)際使用中經(jīng)常套用的I2C函數(shù)，SDA和SCL函數(shù)已經(jīng)非常精煉
上傳時(shí)間： 2013-12-22
上傳用戶：sz_hjbf
x1288讀寫(xiě)時(shí)序 0xDE 寫(xiě)ccr陣列， 0xDF 讀ccr陣列 //0xAE 寫(xiě)eeprom陣列，0xAF 讀eeprom陣列 (0x0000---0x1FF)共512個(gè)字節(jié) //P5.7--SCL BIT7 //P5.6--SDA BIT6
標(biāo)簽： x1288 0xDE ccr 讀寫(xiě)時(shí)序
上傳時(shí)間： 2014-01-06
上傳用戶：我們的船長(zhǎng)
在微機(jī)上模擬I2C總線的設(shè)計(jì)中，用并行口的D0（PIN2）模擬SCL信號(hào)，用D1（PIN3）模擬SDA信號(hào)。
標(biāo)簽： I2C 微機(jī) 模擬 線的設(shè)計(jì)
上傳時(shí)間： 2014-11-23
上傳用戶：zsjzc
用單片機(jī)的I/O口模擬I2C協(xié)議 I2C用IO模擬程序網(wǎng)上范例最多的就是51的程序了,這些范例的正確性無(wú)需懷疑.但是如果直接以它為藍(lán)本將它"AVR化",一不留神,就會(huì)有點(diǎn)問(wèn)題了. 這要從I2C的硬件規(guī)范和AVR及51單片機(jī)的IO口說(shuō)起.I2C要求SCL,SDA二線都有 線與 功能,即I2C驅(qū)動(dòng)口應(yīng)該是 漏極開(kāi)路 電路,其高電平的維持是靠上拉電阻來(lái)實(shí)現(xiàn)的, 而低電平則需要驅(qū)動(dòng)口的強(qiáng)下拉能力. 51單片機(jī)IO口正好完全符合這個(gè)特性.寫(xiě)起I2C驅(qū)動(dòng)頗為得心應(yīng)手.但是AVR的IO口強(qiáng)大了,它輸出的高電平是實(shí)實(shí)在在的高電平,而不是靠什么上拉電阻來(lái)提供,只有10mA都不到的電流!于是如果直接使用 PORTB_Bit0 = 1這樣的操作,就不能滿足I2C的線與功能了,如果此時(shí)有別的設(shè)備要將SCL或者SDA拉低,那么結(jié)果就是二個(gè)IO口打架,誰(shuí)贏誰(shuí)輸不得而知,時(shí)間長(zhǎng)了,多半是兩敗俱傷,芯片發(fā)熱吧. 當(dāng)然AVR的IO口自然有辦法滿足I2C的電氣特性要求,不就是不能輸出1么,那么用它的高阻狀態(tài)即可(DDRB_Bit0=0,PORTB_Bit0=0即可),要輸出0么(DDRB_Bit0=1,PORTB_Bit0=0).
上傳時(shí)間： 2016-07-19
上傳用戶：gxrui1991
CH452的2線接口，不含按鍵中斷為2個(gè)I/O引腳，含按鍵中斷為3個(gè)I/O，兼容I2C/IIC時(shí)序 對(duì)于頻率低于24MHz的MCS51，為了節(jié)約傳輸時(shí)間，可以適當(dāng)減少SCL/SDA之間的延時(shí)
上傳時(shí)間： 2016-08-27
上傳用戶：Divine
通用的24C02/4/8的C語(yǔ)言程序，使用時(shí)需要自己重新定義SDA、SCL及所使用的芯片
上傳時(shí)間： 2013-12-17
上傳用戶：腳趾頭
這個(gè)是實(shí)時(shí)時(shí)鐘芯片DS1302的驅(qū)動(dòng)程序，采用c51編寫(xiě)，編程時(shí)只需要修改一下SCL,IO,RST的引腳定義即可，經(jīng)過(guò)測(cè)試，完全好用
標(biāo)簽： 1302 DS 實(shí)時(shí)時(shí)鐘 芯片
上傳時(shí)間： 2014-05-29
上傳用戶：JasonC
The Inter IC bus or I2C bus is a simple bidirectional two wire bus designed primarily for general control and data transfer communication between ICs. Some of the features of the I2C bus are: • Two signal lines, a serial data line (SDA) and a serial clock line (SCL), and ground are required. A 12V supply line (500mA max.) for powering the peripherals often may be present. • Each device connected to the bus is software addressable by a unique address and simple master/ slave relationships exist at all times masters can operate as master-transmitters or as master-receivers. • The I2C bus is a true multi-master bus including collision detection and arbitration to prevent data corruption if two or more masters simultaneously initiate data transfer systems. • Serial, 8-bit oriented, bidirectional data transfers can be made at up to 100 KBit/s in the standard mode or up to 400 KBit/s in the fast mode.
標(biāo)簽： bus bidirectional primarily designed
上傳時(shí)間： 2013-12-11
上傳用戶：jeffery
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
