亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

SE6

  • JAVA SE6 全方位學習 朱仲杰 編著 機械工業出版社出版

    JAVA SE6 全方位學習 朱仲杰 編著 機械工業出版社出版

    標簽: JAVA SE6 全方位 機械工業

    上傳時間: 2013-12-04

    上傳用戶:gmh1314

  • JAVA SE6.0 桌面編程實現 System tray 圖標

    JAVA SE6.0 桌面編程實現 System tray 圖標

    標簽: System JAVA tray 6.0

    上傳時間: 2017-04-05

    上傳用戶:hongmo

  • JAVA source code with book JAVA SE6

    JAVA source code with book JAVA SE6

    標簽: JAVA source code book

    上傳時間: 2013-12-19

    上傳用戶:wangzhen1990

  • 這個是JAVA SE6的程序范例 大家可以下載看看!

    這個是JAVA SE6的程序范例 大家可以下載看看!

    標簽: JAVA SE6 程序

    上傳時間: 2013-12-19

    上傳用戶:Zxcvbnm

  • 基于FPGA的電壓波動與閃變測量的數字化實現研究.rar

    隨著我國工業和國民經濟的快速發展,電網負荷急劇增加,特別是沖擊性、非線性負荷所占比重不斷加大,使得供電電壓發生波動和閃變,嚴重影響著電網的電能質量。根據國際電工委員會(IEC)電磁兼容(EMC)標準IEC61000-3-7以及國標GB12326-2000,電壓波動和閃變己成為衡量電能質量的重要指標。 電壓波動和閃變作為衡量電能質量的重要指標,能更直接、迅速地反映出電網的供電質量。然而,目前國內還沒有很好的電壓波動與閃變測量的數字信號處理方法。為此,論文在深入研究電壓波動和閃變測量技術的基礎上,提出一種基于Simulink/DSP Builder的數字信號處理的FPGA設計方法,利用DSP Builder工具將Simulink的模型文件(.mdl)轉化成通用的硬件描述語言VHDL文件,避免了VHDL語言手動編寫系統的煩瑣過程,從而能夠將更多精力集中于系統算法的優化上。該方法充分利用Matlab/Simulink系統建模的優勢,同時也能夠發揮FPGA并行執行速度快、測量精度高的優點。 論文首先介紹了電壓波動和閃變的基木概念、特征量,闡述了電壓波動與閃變的測量原理,分析比較了現有測量方法和裝置的特點和優劣。然后依據電壓波動與閃變測量的IEC標準以及國家標準,在對電壓波動與閃變測量模擬仿真的基礎上研究其數字化實現方法,即采用數字濾波的方式在Simulink/DSP Builder工具下設計電壓波動與閃變測量系統的數字模型。同時在ModelSim SE6.1d軟件下進行了系統功能仿真,并且在Altera公司的FPGA設計軟件QuartusⅡ6.0下進行了系統時序仿真。 仿真結果表明,基于Simulink/DSP Builder窗口化的數字信號處理的FPGA設計方案,設計簡單、快捷高效,能夠滿足電壓波動和閃變測量最初的系統設計要求,為進一步從事電壓波動和閃變測量研究提供了一種全新的設計理念,具有一定的理論與現實意義。

    標簽: FPGA 電壓波動 測量

    上傳時間: 2013-07-10

    上傳用戶:笨小孩

  • 基于FPGA的Viterbi譯碼器設計與實現.rar

    卷積碼是廣泛應用于衛星通信、無線通信等多種通信系統的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法,該算法譯碼性能好、速度快,并且硬件實現結構比較簡單,是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發展,使用FPGA實現Viterbi譯碼器的設計方法逐漸成為主流。不同通信系統所選用的卷積碼不同,因此設計可重配置的Viterbi譯碼器,使其能夠滿足多種通信系統的應用需求,具有很重要的現實意義。 本文設計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎上,重點研究了Viterbi譯碼器核心組成模塊的電路實現算法。本設計中分支度量計算模塊采用只計算可能的分支度量值的方法,節省了資源;加比選模塊使用全并行結構保證處理速度;幸存路徑管理模塊使用3指針偶算法的流水線結構,大大提高了譯碼速度。在Xilinx ISE8.2i環境下,用VHDL硬件描述語言編寫程序,實現(2,1,7)卷積碼的Viterbi譯碼器。在(2,1,7)卷積碼譯碼器基礎上,擴展了Viterbi譯碼器的通用性,使其能夠對不同的卷積碼譯碼。譯碼器根據不同的工作模式,可以對(2,1,7)、(2,1,9)、(3,1,7)和(3,1,9)四種廣泛運用的卷積碼譯碼,并且可以修改譯碼深度等改變譯碼器性能的參數。 本文用Simulink搭建編譯碼系統的通信鏈路,生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進行全面仿真驗證,Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達200MHz。在FPGA和DSP組成的硬件平臺上進一步測試譯碼器,譯碼器運行穩定可靠。最后,使用Simulink產生的數據對本文設計的Viterbi譯碼器的譯碼性能進行了分析,仿真結果表明,在同等條件下,本文設計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當。

    標簽: Viterbi FPGA 譯碼器

    上傳時間: 2013-06-24

    上傳用戶:myworkpost

主站蜘蛛池模板: 东阳市| 离岛区| 离岛区| 连云港市| 安丘市| 阳信县| 南江县| 兴宁市| 惠州市| 白山市| 上饶市| 肇源县| 浏阳市| 中卫市| 垦利县| 恩施市| 阿勒泰市| 乌兰县| 思南县| 青铜峡市| 会泽县| 汾阳市| 崇左市| 城步| 松江区| 六枝特区| 西乌珠穆沁旗| 政和县| 揭西县| 红安县| 泸西县| 荃湾区| 丽江市| 墨竹工卡县| 远安县| 南城县| 辽宁省| 乐东| 海阳市| 霍邱县| 洛隆县|