亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

SLAM 移動(dòng)機(jī)(jī)器人 Matlab

  • 大功率DCDC變換器ARM控制系統(tǒng)及EMC的研究

    本文對(duì)燃料電池車用DC/DC變換器的基本原理以及控制策略進(jìn)行了較為詳盡的分析和討論,對(duì)基于ARM的DC/DC變換器控制系統(tǒng)的軟硬件設(shè)計(jì)作了較為詳盡的論述,對(duì)控制系統(tǒng)的電磁兼容作了詳細(xì)的研究并給出了提高電磁兼容能力的措施。本文介紹了本課題研究的背景,燃料電池電動(dòng)汽車的特性和研究的目的與意義并分析了大功率DC/DC變換器主電路的拓?fù)浣Y(jié)構(gòu)、工作原理和電磁兼容環(huán)境。在此基礎(chǔ)上,從控制電路的最小系統(tǒng)、檢測(cè)系統(tǒng)、脈沖發(fā)生系統(tǒng)以及驅(qū)動(dòng)電路、CAN通訊電路等方面重點(diǎn)討論了DC/DC變換器控制系統(tǒng)的硬件設(shè)計(jì)以及驅(qū)動(dòng)電路的設(shè)計(jì)。本文在DC/DC變換器電感電流連續(xù)狀態(tài)空間小信號(hào)數(shù)學(xué)模型的基礎(chǔ)上,應(yīng)用MATLAB軟件對(duì)大功率DC/DC變換器單環(huán)控制系統(tǒng)進(jìn)行了建模和仿真分析,給出了具有實(shí)際指導(dǎo)意義的結(jié)論,設(shè)計(jì)了基于ARM控制系統(tǒng)的軟件結(jié)構(gòu)并編寫了相應(yīng)的軟件代碼。此外,本文從硬件和軟件兩個(gè)方面重點(diǎn)討論了控制系統(tǒng)的電磁兼容以及抗干擾措施。在系統(tǒng)硬件和軟件基礎(chǔ)上進(jìn)行了功率試驗(yàn)并給出了試驗(yàn)結(jié)果以及今后改進(jìn)的方向。

    標(biāo)簽: DCDC ARM EMC 大功率

    上傳時(shí)間: 2013-07-12

    上傳用戶:wao1005

  • ChenMobius數(shù)字通信系統(tǒng)的MATLAB仿真及FPGA實(shí)現(xiàn)

    自上個(gè)世紀(jì)九十年代以來(lái),我國(guó)著名學(xué)者、現(xiàn)中國(guó)科學(xué)院院士、清華大學(xué)陳難先教授等人使用無(wú)窮級(jí)數(shù)的Mobius反演公式解決了一系列重要的應(yīng)用物理中的逆問(wèn)題,例如費(fèi)米體系逆問(wèn)題、信號(hào)處理等,開創(chuàng)了應(yīng)用、推廣數(shù)論中的Mobius變換解決物理學(xué)中各種逆問(wèn)題的巧妙方法,其工作在1990年得到了世界著名的《NATURE》雜志的整版專評(píng)與高度評(píng)價(jià)。華僑大學(xué)蘇武潯、張渭濱教授等則把Mobius變換的方法應(yīng)用于幾種常用波形(包括周期矩形脈沖,奇偶對(duì)稱方波和三角波等)的傅立葉級(jí)數(shù)的逆變換運(yùn)算,得到正、余弦函數(shù)及一般周期信號(hào)的各種常用波形的信號(hào)展開;并求得了與各種常用波形信號(hào)函數(shù)族相正交的函數(shù)族,以用于各展開系數(shù)的計(jì)算與信息的解調(diào);而后把它們應(yīng)用到通信系統(tǒng)中,提出了一種新的通信系統(tǒng),即新型Chen-Mobius通信系統(tǒng)。 在新型通信系統(tǒng)中,把這種正交函數(shù)族應(yīng)用于系統(tǒng)的相干調(diào)制解調(diào)中,取代傳統(tǒng)通信系統(tǒng)中調(diào)制解調(diào)所采用的三角正交函數(shù)族。正是這種正交函數(shù)族使得通信系統(tǒng)的傳輸性能大大提高,保密性加強(qiáng),而且正交函數(shù)族產(chǎn)生很方便。 本文從軟件仿真和硬件實(shí)現(xiàn)兩個(gè)方面對(duì)Chen-Mobius通信系統(tǒng)進(jìn)行了驗(yàn)證。首先,利用MATLAB軟件構(gòu)建Chen-Mobius數(shù)字通信系統(tǒng),通過(guò)計(jì)算機(jī)編程,對(duì)Chen-Mobius單路、四路和八路的數(shù)字通信系統(tǒng)進(jìn)行仿真分析,對(duì)該系統(tǒng)在不同信噪比情況下的錯(cuò)誤概率進(jìn)行了計(jì)算,并繪出了信噪比-錯(cuò)誤概率曲線;其次,在QuartusⅡ軟件平臺(tái)上,利用VHDL語(yǔ)言文本輸入和原理圖輸入的方法構(gòu)建Chen-Mobius數(shù)字通信系統(tǒng),對(duì)該系統(tǒng)進(jìn)行了仿真,包括設(shè)計(jì)綜合、引腳分配、仿真驗(yàn)證、時(shí)序分析等;再次,在QuartusⅡ軟件仿真的基礎(chǔ)上,在Altera公司的Stratix GX芯片上,實(shí)現(xiàn)了硬件的編程和下載,從而完成了Chen-Mobius數(shù)字通信系統(tǒng)的FPGA實(shí)現(xiàn);最后,從MATLAB軟件仿真和硬件實(shí)現(xiàn)的結(jié)果出發(fā),通過(guò)分析系統(tǒng)的性能,簡(jiǎn)單展望了Chen-Mobius數(shù)字通信系統(tǒng)的應(yīng)用前景。 本文通過(guò)軟件仿真得到了Chen-Mobius數(shù)字通信系統(tǒng)的信噪比-錯(cuò)誤概率曲線,從理論上驗(yàn)證了該系統(tǒng)的強(qiáng)的抗干擾能力;利用FPGA完成了系統(tǒng)的硬件實(shí)現(xiàn),從實(shí)際上驗(yàn)證了該系統(tǒng)的可實(shí)現(xiàn)性。從兩方面都可以說(shuō)明,Chen-Mobius通信系統(tǒng)雖然只是一個(gè)新的起點(diǎn),但它卻預(yù)示著光明的應(yīng)用前景。

    標(biāo)簽: ChenMobius MATLAB FPGA 數(shù)字通信系統(tǒng)

    上傳時(shí)間: 2013-05-19

    上傳用戶:sa123456

  • 基于FPGA的PWM控制多重逆變器的設(shè)計(jì)與實(shí)現(xiàn)

    逆變器在自動(dòng)控制系統(tǒng)、電機(jī)交流調(diào)速、電力變換以及電力系統(tǒng)控制中都起著重要的作用;各系統(tǒng)對(duì)逆變器的性能需求也越來(lái)越高。PWM控制多重逆變器正是基于這些需求,實(shí)現(xiàn)可變頻、調(diào)壓、調(diào)相、低諧波、高穩(wěn)定性的解決方案。 PWM控制逆變器通過(guò)對(duì)每個(gè)脈沖寬度進(jìn)行控制,以達(dá)到控制輸出電壓和改善輸出波形的目的;多重逆變器則是把幾個(gè)矩形波逆變器的輸出組合起來(lái)起來(lái)形成階梯波,從而消除諧波;PWM控制多重逆變器綜合上述兩種技術(shù)的特點(diǎn),非常適合于應(yīng)用在對(duì)諧波、電壓輸出及穩(wěn)定性要求比較高的場(chǎng)合。電力半導(dǎo)體技術(shù)和集成電路技術(shù)的快速發(fā)展,使得多重逆變器的控制、實(shí)現(xiàn)成為可能。 本文首先分析風(fēng)力發(fā)電系統(tǒng)對(duì)逆變器的要求,從多重逆變器理論和PWM逆變器理論出發(fā),提出同步式PWM控制電壓型串聯(lián)多重逆變器系統(tǒng)解決方案。本方案也可以應(yīng)用在逆變電源、交流電機(jī)調(diào)速及電力變換領(lǐng)域中。 文中建立了一個(gè)多重逆變器的PWM控制算法模型。該算法可完成頻率、相位、幅值可調(diào)的多重逆變器的PWM控制,且能完成逆變器故障運(yùn)行下的保護(hù)與告警。并在MATLAB/SIMULINK環(huán)境下對(duì)算法模型進(jìn)行仿真與分析。 在比較了現(xiàn)有PWM發(fā)生解決方案的基礎(chǔ)上,本文提出了一個(gè)基于FPGA(可編程邏輯陣列)的多重逆變器PWM控制系統(tǒng)實(shí)現(xiàn)方案。并給出一個(gè)主要由FPGA、ADC/DAC、驅(qū)動(dòng)與保護(hù)電路、逆變器主回路及其他外圍電路構(gòu)成的多重逆變器系統(tǒng)解決方案。實(shí)驗(yàn)結(jié)果表明,此方案系統(tǒng)結(jié)構(gòu)簡(jiǎn)單、可行,很好完成上述多重逆變器的PWM控制算法。

    標(biāo)簽: FPGA PWM 控制 多重

    上傳時(shí)間: 2013-06-28

    上傳用戶:wmwai1314

  • (2,1,9)軟判決Viterbi譯碼器的設(shè)計(jì)與FPGA實(shí)現(xiàn)

    卷積碼是無(wú)線通信系統(tǒng)中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法,它具有譯碼效率高、速度快等特點(diǎn),被認(rèn)為是卷積碼的最佳譯碼算法。本文的主要內(nèi)容是在FPGA上實(shí)現(xiàn)約束長(zhǎng)度為9,碼率為1/2,采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念,闡述了Viterbi算法的原理,重點(diǎn)討論了決定Viterbi算法復(fù)雜度和譯碼性能的關(guān)鍵因素,在此基礎(chǔ)上設(shè)計(jì)了采用“串-并”結(jié)合運(yùn)算方式的Viterbi譯碼器,并在Altera EP1C20 FPGA芯片上測(cè)試通過(guò)。本文的主要工作如下: 1.對(duì)輸入數(shù)據(jù)采用了二比特四電平量化的軟判決方式,對(duì)歐氏距離的計(jì)算方法進(jìn)行了簡(jiǎn)化,以便于用硬件電路方式實(shí)現(xiàn)。 2.對(duì)ACS運(yùn)算單元采用了“串-并”結(jié)合的運(yùn)算方式,和全并行的設(shè)計(jì)相比,在滿足譯碼速度的同時(shí),節(jié)約了芯片資源。本文中提出了一種路徑度量值存儲(chǔ)器的組織方式,簡(jiǎn)化了控制模塊的邏輯電路,優(yōu)化了系統(tǒng)的時(shí)序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法,與傳統(tǒng)的寄存器交換法相比,減少了寄存器的使用,大大降低了功耗和設(shè)計(jì)的復(fù)雜度。 4.本文中設(shè)計(jì)了一個(gè)仿真平臺(tái),采用Modelsim仿真器對(duì)設(shè)計(jì)進(jìn)行了功能仿真,結(jié)果完全正確。同時(shí)提出了一種在被測(cè)設(shè)計(jì)內(nèi)部插入監(jiān)視器的調(diào)試方法,巧妙地利用了Matlab算法仿真程序的輸出結(jié)果,提高了追蹤錯(cuò)誤的效率。 5.該設(shè)計(jì)在Altera EP1C20 FPGA芯片上通過(guò)測(cè)試,最大運(yùn)行時(shí)鐘頻率110MHz,最大譯碼輸出速率10.3Mbps。 本文對(duì)譯碼器的綜合結(jié)果和Altera設(shè)計(jì)的Viterbi譯碼器IP核進(jìn)行了性能比較,比較結(jié)果證明本文中設(shè)計(jì)的Viterbi譯碼器具有很高的工程實(shí)用價(jià)值。

    標(biāo)簽: Viterbi FPGA 軟判決 譯碼器

    上傳時(shí)間: 2013-07-23

    上傳用戶:葉山豪

  • 卷積碼在CDMA2000中的應(yīng)用及其譯碼器FPGA實(shí)現(xiàn)

    數(shù)字信息在有噪聲的信道中傳輸時(shí),受到噪聲的影響,誤碼總是不可避免的。根據(jù)香農(nóng)信息理論,只要使Es/N0足夠大,就可以達(dá)到任意小的誤碼率。采用差錯(cuò)控制編碼,即信道編碼技術(shù),可以在一定的Es/N0條件下有效地降低誤碼率。按照對(duì)信息元處理方式不同,信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小,實(shí)現(xiàn)最佳譯碼與準(zhǔn)最佳譯碼更加容易。卷積碼運(yùn)用廣泛,被ITU選入第三代移動(dòng)通信系統(tǒng),作為包括WCDMA,CDMA2000和TD-SCDMA在內(nèi)的信道編碼的標(biāo)準(zhǔn)方案。 本文研究了CDMA2000業(yè)務(wù)通道中的幀結(jié)構(gòu),對(duì)CDMA2000系統(tǒng)中的卷積碼特性及維特比譯碼的性能限進(jìn)行了分析,并基于MATLAB平臺(tái)做了相應(yīng)的譯碼性能仿真。我們?cè)O(shè)計(jì)了一種可用于CDMA2000通信系統(tǒng)的通用、高速維特比譯碼器。該譯碼器在設(shè)計(jì)上具有以下創(chuàng)新之處:(1)采用通用碼表結(jié)構(gòu),支持可變碼率;幀控制模塊和頻率控制器模塊的設(shè)計(jì)中采用計(jì)數(shù)器、定時(shí)器等器件實(shí)現(xiàn)了可變幀長(zhǎng)、可變數(shù)據(jù)速率的數(shù)據(jù)幀處理方式。(2)結(jié)合流水線結(jié)構(gòu)思想,利用四個(gè)ACS模塊并行運(yùn)行,加快數(shù)據(jù)處理速度;在ACS模塊中,將路徑度量值存貯器的存儲(chǔ)結(jié)構(gòu)進(jìn)行優(yōu)化,防止數(shù)據(jù)讀寫的阻塞,縮短存儲(chǔ)器讀寫時(shí)間,使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長(zhǎng)度的溢出,提出了保護(hù)處理策略。我們還將設(shè)計(jì)結(jié)果在APEXEP20K30E芯片上進(jìn)行了硬件實(shí)現(xiàn)。該譯碼器芯片具有可變的碼率和幀長(zhǎng)處理能力,可以運(yùn)行于40MHZ系統(tǒng)時(shí)鐘下,內(nèi)部最高譯碼速度可達(dá)625kbps。本文所提出的維特比譯碼器硬件結(jié)構(gòu)具有很強(qiáng)的通用性和高速性,可以方便地應(yīng)用于CDMA2000移動(dòng)通信系統(tǒng)。

    標(biāo)簽: CDMA 2000 FPGA 卷積碼

    上傳時(shí)間: 2013-06-24

    上傳用戶:lingduhanya

  • 參數(shù)化Viterbi譯碼器的FPGA實(shí)現(xiàn)

    本文以某型號(hào)接收機(jī)的應(yīng)用為背景,主要論述了如何實(shí)現(xiàn)基于FPGA的參數(shù)化的Viterbi譯碼器的知識(shí)產(chǎn)權(quán)(IP)核。文中詳細(xì)論述了譯碼器的內(nèi)部結(jié)構(gòu)、VerilogHDL(硬件描述語(yǔ)言)實(shí)現(xiàn)、仿真測(cè)試等。這些可變的參數(shù)包括:碼型、ACS(加比選)單元的數(shù)目、軟判決比特?cái)?shù)、回溯深度等。用戶可以根據(jù)自己的需要設(shè)置不同的參數(shù)由開發(fā)工具生成不同的譯碼器用于不同的系統(tǒng)。  本文的創(chuàng)新之處在于,針對(duì)FPGA的內(nèi)部結(jié)構(gòu)提出了一種新的累加度量RAM的組織形式,大大節(jié)省了嵌入式RAM塊;提出了一種新的累加度量值的歸一化辦法;此外還給出了用Matlab建模得到軟判決信息輔助仿真工具進(jìn)行電路仿真的方法,大大提高了仿真的速度。  所設(shè)計(jì)的(2,1,7)連續(xù)型5比特軟判決譯碼器已經(jīng)應(yīng)用于某型號(hào)接收機(jī),經(jīng)受了實(shí)際應(yīng)用的考驗(yàn)產(chǎn)生了巨大的經(jīng)濟(jì)效益。

    標(biāo)簽: Viterbi FPGA 參數(shù) 譯碼器

    上傳時(shí)間: 2013-04-24

    上傳用戶:waizhang

  • 基于FPGA的DQPSK調(diào)制解調(diào)器研究與設(shè)計(jì)

    本課題對(duì)DQPSK調(diào)制解調(diào)技術(shù)的FPGA實(shí)現(xiàn)進(jìn)行了比較全面的研究,利用DQPSK調(diào)制技術(shù)實(shí)現(xiàn)了碼速200Kbps的調(diào)制器。調(diào)制載頻3.2MHz、帶寬180KHz、帶外抑制大于45dB,調(diào)制器設(shè)計(jì)達(dá)到預(yù)定要求。解調(diào)器硬件完成,軟件未全部實(shí)現(xiàn),但完成了CIC濾波器、載波跟蹤環(huán)、位定時(shí)同步、并串轉(zhuǎn)換等幾個(gè)關(guān)鍵模塊的設(shè)計(jì)。對(duì)解調(diào)器做了實(shí)驗(yàn)測(cè)試,驗(yàn)證了相關(guān)模塊設(shè)計(jì)的正確性,解調(diào)器中重要的載波同步功能已能實(shí)現(xiàn)。 在本文中,主要介紹了DQPSK調(diào)制解調(diào)技術(shù)的FPGA實(shí)現(xiàn)。著重對(duì)差分編解碼、成形濾波器、Costas載波跟蹤環(huán)以及CIC濾波器進(jìn)行了詳細(xì)敘述,對(duì)硬件設(shè)計(jì)則做了簡(jiǎn)要的說(shuō)明,給出了主要電路圖和實(shí)物圖。 在重要設(shè)計(jì)環(huán)節(jié)上,文中進(jìn)行了比較細(xì)致的Matlab仿真及System View仿真,并給出了相關(guān)分析與說(shuō)明。最后,采用VHDL 硬件描述語(yǔ)言對(duì)系統(tǒng)進(jìn)行了設(shè)計(jì)與實(shí)現(xiàn)。文中對(duì)位定時(shí)同步以及CIC濾波器的可變速設(shè)計(jì)做了創(chuàng)新與改進(jìn)。

    標(biāo)簽: DQPSK FPGA 調(diào)制解調(diào)器

    上傳時(shí)間: 2013-05-22

    上傳用戶:michael52

  • 基于ARM控制的新型零電壓零電流全橋DCDC變換器的研制

    軟開關(guān)技術(shù)是電力電子裝置向高頻化、高功率密度化發(fā)展的關(guān)鍵技術(shù),已成為現(xiàn)代電力電子技術(shù)研究的熱點(diǎn)之一。微處理器的出現(xiàn)促進(jìn)了電力電子變換器的控制技術(shù)從傳統(tǒng)的模擬控制轉(zhuǎn)向數(shù)字控制,數(shù)字控制技術(shù)可使控制電路大為簡(jiǎn)化,并能提高系統(tǒng)的抗干擾能力、控制靈活性、通用性以及智能化程度。本文提出了一種利用耦合輸出電感的新型次級(jí)箝位ZVZCS PWM DC/DC變換器,其反饋控制采用數(shù)字化方式。 論文分析了該新型變換器的工作原理,推導(dǎo)了變換器各種狀態(tài)時(shí)的參數(shù)計(jì)算方程;設(shè)計(jì)了以ARW芯片LPC2210為核心的數(shù)字化反饋控制系統(tǒng),通過(guò)軟件設(shè)計(jì)實(shí)現(xiàn)了PWM移相控制信號(hào)的輸出;運(yùn)用Pspice9.2軟件成功地對(duì)變換器進(jìn)行了仿真,分析了各參數(shù)對(duì)變換器性能的影響,并得出了變換器的優(yōu)化設(shè)計(jì)參數(shù);最后研制出基于該新型拓?fù)浜蛿?shù)字化控制策略的1千瓦移相控制零電壓零電流軟開關(guān)電源,給出了其主電路、控制電路、驅(qū)動(dòng)電路、保護(hù)電路及高頻變壓器等的設(shè)計(jì)過(guò)程,并在實(shí)驗(yàn)樣機(jī)上測(cè)量出了實(shí)際運(yùn)行時(shí)的波形。 理論分析與實(shí)驗(yàn)結(jié)果表明:該變換器拓?fù)淠軐?shí)現(xiàn)超前橋臂的零電壓開關(guān),滯后橋臂的零電流開關(guān);采用ARM微控制器進(jìn)行數(shù)字控制,較傳統(tǒng)的純模擬控制實(shí)時(shí)反應(yīng)速度更快、電源穩(wěn)壓性能更好、外圍電路更簡(jiǎn)單、設(shè)計(jì)更靈活等,為實(shí)現(xiàn)智能化數(shù)字電源創(chuàng)造了基礎(chǔ),具有廣泛的應(yīng)用前景和巨大的經(jīng)濟(jì)價(jià)值。

    標(biāo)簽: DCDC ARM 控制 全橋

    上傳時(shí)間: 2013-08-03

    上傳用戶:cc1

  • LDPC碼編碼器FPGA實(shí)現(xiàn)研究

    LDPC(低密度奇偶校驗(yàn)碼)編碼是提高通信質(zhì)量和數(shù)據(jù)傳輸速率的關(guān)鍵技術(shù)。LDPC碼應(yīng)用于實(shí)際通信系統(tǒng)是本課題的研究重點(diǎn)。實(shí)際通信要求在LDPC碼長(zhǎng)盡量短、碼率盡量高及硬件可實(shí)現(xiàn)的前提下,結(jié)合連續(xù)相位MSK調(diào)制,滿足歸一化信噪比SNR=2dB時(shí),系統(tǒng)誤碼率低于10-4。根據(jù)課題背景,本文主要研究基于FPGA的LDPC編碼器設(shè)計(jì)與實(shí)現(xiàn)。 LDPC碼的編碼復(fù)雜度往往與其幀長(zhǎng)的平方成正比,編碼復(fù)雜度大,成為編碼硬件實(shí)現(xiàn)的一個(gè)障礙;論文針對(duì)實(shí)際系統(tǒng)的預(yù)期指標(biāo),通過(guò)對(duì)多種矩陣構(gòu)造算法的預(yù)選方案及影響LDPC碼性能參數(shù)仿真分析,基于1/2碼率,1024和2048兩種幀長(zhǎng),設(shè)計(jì)了三種編碼器的備選方案,分別為直接下三角編碼器,串行準(zhǔn)循環(huán)編碼器和二階準(zhǔn)循環(huán)編碼器。 對(duì)于每種編碼器,分別設(shè)計(jì)了其整體結(jié)構(gòu),并對(duì)每種編碼器的功能模塊進(jìn)行深入研究,設(shè)計(jì)完成后利用第3方軟件MODELSIM對(duì)編碼器進(jìn)行了時(shí)序仿真;根據(jù)時(shí)序仿真結(jié)果和綜合報(bào)告對(duì)三種編碼方案進(jìn)行比較,最終選擇串行準(zhǔn)循環(huán)編碼器作為硬件實(shí)現(xiàn)的編碼方案。 最后,在FPGA中硬件實(shí)現(xiàn)了串行準(zhǔn)循環(huán)編碼器并對(duì)其進(jìn)行測(cè)試,利用MATLAB仿真程序和串口通信工具最終驗(yàn)證了這種編碼器的正確性和硬件可實(shí)現(xiàn)性。

    標(biāo)簽: LDPC FPGA 編碼器 實(shí)現(xiàn)研究

    上傳時(shí)間: 2013-08-02

    上傳用戶:林魚2016

  • LDPC碼譯碼器FPGA實(shí)現(xiàn)研究

    LDPC碼以其接近Shannon極限的優(yōu)異性能在編碼界引起了轟動(dòng),成為研究的熱點(diǎn)。隨著研究的不斷深入和技術(shù)的發(fā)展,目前,LDPC碼已經(jīng)被多個(gè)通信系統(tǒng)定為信道編碼方案,并被應(yīng)用到第二代數(shù)字視頻廣播衛(wèi)星(DVB—S2)通信系統(tǒng)中。由于LDPC碼譯碼過(guò)程中所涉及的數(shù)據(jù)量龐大,譯碼時(shí)序控制復(fù)雜,如何實(shí)現(xiàn)LDPC碼譯碼器成為了人們研究的重點(diǎn)。 論文以基于FPGA實(shí)現(xiàn)LDPC碼譯碼器為研究目標(biāo),主要對(duì)譯碼算法選擇、譯碼數(shù)據(jù)量化、定點(diǎn)數(shù)據(jù)表示方式、譯碼算法關(guān)鍵運(yùn)算單元的FPGA設(shè)計(jì)和譯碼的時(shí)序控制進(jìn)行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點(diǎn)分析了BP算法、Log-BP算法、最小和算法和歸一化最小和算法,并對(duì)四種譯碼算法的糾錯(cuò)性能和譯碼復(fù)雜度進(jìn)行比較論證,選出適合硬件實(shí)現(xiàn)的譯碼方案。結(jié)合通信系統(tǒng),對(duì)譯碼算法進(jìn)行仿真分析,確定了譯碼算法的各個(gè)參數(shù)值和譯碼量化方案。 在系統(tǒng)仿真分析論證的基礎(chǔ)之上,以歸一化最小和譯碼算法為理論方案,利用硬件描述語(yǔ)言編寫譯碼功能模塊,并基于FPGA實(shí)現(xiàn)了固定譯碼長(zhǎng)度的LDPC碼譯碼器,利用MATLAB和Modelsim分別對(duì)譯碼器進(jìn)行了功能驗(yàn)證和時(shí)序驗(yàn)證,最后模擬通信系統(tǒng)完成了譯碼器的硬件測(cè)試。

    標(biāo)簽: LDPC FPGA 譯碼器 實(shí)現(xiàn)研究

    上傳時(shí)間: 2013-04-24

    上傳用戶:1234567890qqq

主站蜘蛛池模板: 治县。| 分宜县| 全州县| 九龙县| 舒城县| 常山县| 庆安县| 汕头市| 昔阳县| 增城市| 九台市| 措勤县| 上思县| 苗栗县| 星子县| 泽普县| 维西| 新昌县| 呼图壁县| 定结县| 柯坪县| 安陆市| 南乐县| 抚顺县| 陵川县| 红原县| 鹰潭市| 木兰县| 郴州市| 旬邑县| 太原市| 拜泉县| 集安市| 楚雄市| 通城县| 军事| 沙湾县| 巨鹿县| 石嘴山市| 齐齐哈尔市| 西贡区|