This document teach how you interface the microcontroller to the devices using i2c , spi and serial rs-232 and others.
標簽： microcontroller interface the document
上傳時間： 2014-12-03
上傳用戶：dengzb84
ADμC812的串行外設接口（SPI）及其應用摘要：ADμC812是一種新型的集成12位數據采集系統。它的串行外設接口SPI（serial peripheral interface）可進行主機和多片從外圍器件的信息傳遞，即主機對從機的控制及從機向主機提供各種信息等，從而實現系統之間的各種控制和操作。
標簽： C812 peripheral SPI interface
上傳時間： 2016-12-08
上傳用戶：tzl1975
vhdl-spi module interface helpful source code
標簽： interface vhdl-spi helpful module
上傳時間： 2014-01-04
上傳用戶：yuchunhai1990
SPI，是英語Serial Peripheral Interface的縮寫，顧名思義就是串行外圍設備接口。SPI，是一種高速的，全雙工，同步的通信總線，并且在芯片的管腳上只占用四根線，節約了芯片的管腳
標簽： spi
上傳時間： 2013-06-09
上傳用戶：Killerboo
HT45R37 內建有Serial Interface Function，其中包括了SPI 和I2C 這兩種串列傳輸模式，本文 以HT45R37 為母體，介紹使用SPI 進行資料傳輸的方法和注意事項
上傳時間： 2013-11-22
上傳用戶：lz4v4
The CAT25128 is a 128−Kb Serial CMOS EEPROM device internally organized as 16Kx8 bits. This features a 64−byte page write buffer and supports the Serial Peripheral Interface (SPI) protocol. The device is enabled through a Chip Select (CS) input. In addition, the required bus signals are clock input (SCK), data input (SI) and data output (SO) lines. The HOLD input may be used to pause any serial communication with the CAT25128 device. The device featuressoftware and hardware write protection, including partial as well as full array protection.
上傳時間： 2013-11-15
上傳用戶：fklinran
SPI（Serial Peripheral Interface，串行外圍接口）是Motorola公司提出的外圍接口協議，它采用一個串行、同步、全雙工的通信方式，解決了微處理器和外設之間的串行通信問題，并且可以和多個外設直接通信，具有配置靈活，結構簡單等優點。根據全功能SPI總線的特點，設計的SPI接口可以最大發送和接收16位數據；在主模式和從模式下SPI模塊的時鐘頻率最大可以達到系統時鐘的1/4，并且在主模式下可以提供具有四種不同相位和極性的時鐘供從模塊選擇；可以同時進行發送和接收操作，擁有中斷標志位和溢出中斷標志位。
上傳時間： 2013-11-11
上傳用戶：himbly
SPI，是英語Serial Peripheral interface的縮寫，顧名思義就是串行外圍設備接口,這是對SPI的總體概述
標簽： SPI
上傳時間： 2013-12-16
上傳用戶：極客
SPI Master Core Specification，This document provides specifications for the SPI (Serial Peripheral Interface) Master core
標簽： Specification Master Core SPI
上傳時間： 2016-10-27
上傳用戶：lacsx
Enhanced version of the Serial Peripheral Interface available on Motorola s MC68HC11 family of CPUs.Enhancements include a wider supported operating frequency range, 4deep read and write fifos, and programmable transfer count dependent interrupt generation. As with the SPI found in MC68HC11 processors the core features programmable clock phase [CPHA] and clock polarity [CPOL]. The core features an 8bit wishbone interface. Very simple, very small.
標簽： Peripheral Interface available Enhanced
上傳時間： 2014-12-06
上傳用戶：invtnewer
