<strike id="6ys0q"></strike>
An adaptive fuzzy integral sliding mode controller for mismatched time-varying linear systems is presented in this paper. The proposed fuzzy integral sliding mode controller is designed to have zero steady state system error under step inputs and alleviate the undesired chattering around the sliding surface
標簽： time-varying controller mismatched adaptive
上傳時間： 2014-12-04
上傳用戶：luopoguixiong
plo 源碼 在基礎上增加了 switch:case語句 和 while語句 輸入文件為Pascl
上傳時間： 2017-01-01
上傳用戶：水口鴻勝電器
kernel mode code for configuring switches. can attach to phy abstraction layer. communicates with user land tool swconfig through generic netlink
標簽： communicates abstraction configuring switches
上傳時間： 2017-01-04
上傳用戶：PresidentHuang
javascript動態編程教程源碼,if switch語句
標簽： javascript switch if 動態編程
上傳時間： 2017-01-17
上傳用戶：huangld
this a user-mode application to detect device change on the system, i.e. plug-in a USB drive, iPod, USB wireless network card, etc.
標簽： i.e. application user-mode plug-in
上傳時間： 2014-01-05
上傳用戶：lmeeworm
本例展示了如何設置TIM工作在輸出比較-非主動模式（Output Compare Inactive mode），并產生相應的中斷。 TIM2時鐘設置為36MHz，預分頻設置為35999，TIM2計數器時鐘可表達為： TIM2 counter clock = TIMxCLK / (Prescaler +1) = 1 KHz 設置TIM2_CCR1寄存器值為1000， CCR1寄存器值1000除以TIM2計數器時鐘頻率1KHz，為1000毫秒。因此，經過1000毫秒的時延，置PC.06輸出為低電平。 同理，根據寄存器TIM2_CCR2 、TIM2_CCR3和 TIM2_CCR4的值，經過500毫秒的時延，置PC.07輸出為低電平；經過250毫秒的時延，置PC.08輸出為低電平；經過125毫秒的時延，置PC.09輸出為低電平。 輸出比較寄存器的值決定時延的大小，當計數器的值小于這個值的時候，點亮與PC.06-PC.09相連的LED；當計數器的值達到這個值得時候，產生中斷，在TIM2的4個通道相應的中斷里，把它們一一關閉。
標簽： Inactive Compare Output mode
上傳時間： 2013-12-20
上傳用戶：ghostparker
Photonic crystal square resonant cavities TE-TM mode
標簽： Photonic cavities resonant crystal
上傳時間： 2013-12-24
上傳用戶：vodssv
介紹NRF24L01的增強型突發模式（Enhanced ShockBurst Mode）,此模式有效數據速率為2Mbps。其中文件nrf24l01.c實現增強型突發模式，同樣提供了發、發的HEX文件便于實驗。
標簽： ShockBurst Enhanced 2Mbps 24
上傳時間： 2014-01-22
上傳用戶：WMC_geophy
This document describes how to switch to and program the unisersal serial bus (USB) analog phase-locked loop (APLL) on the C5506/C5507/C5509A devices. Example assembly programs for programming and switching to and from the APLL are also provided in the attached zip file. It is assumed that the reader is familiar with the use and operation of the C5506/C5507/C5509A USB digital phase-locked loop (DPLL) and C55x™ Digital Signal Processor (DSP) IDLE procedures.
標簽： describes unisersal document phase-lo
上傳時間： 2014-01-13
上傳用戶：hustfanenze
NoteBook Docking Power and Audio Switch Control using Atmel AT89S51 Chip Program by C language Compiler : Keil C 7.20
標簽： NoteBook language Docking Control
上傳時間： 2014-01-12
上傳用戶：海陸空653
<ul id="2suk2"></ul> <strike id="2suk2"></strike>