SYNOPSYS icc 使用參考腳本
標(biāo)簽： icc
上傳時(shí)間： 2017-02-10
上傳用戶：xiexie57
本文主要介紹如何在Vivado設(shè)計(jì)套件中進(jìn)行時(shí)序約束，原文出自Xilinx中文社區(qū)。 Vivado軟件相比于ISE的一大轉(zhuǎn)變就是約束文件，ISE軟件支持的是UCF(User Constraints File)，而Vivado軟件轉(zhuǎn)換到了XDC(Xilinx Design Constraints)。XDC主要基于SDC(SYNOPSYS Design Constraints)標(biāo)準(zhǔn)，另外集成了Xilinx的一些約束標(biāo)準(zhǔn)，可以說這一轉(zhuǎn)變是Xilinx向業(yè)界標(biāo)準(zhǔn)的靠攏。Altera從TimeQuest開始就一直使用SDC標(biāo)準(zhǔn)，這一改變，相信對(duì)于很多工程師來說是好事，兩個(gè)平臺(tái)之間的轉(zhuǎn)換會(huì)更加容易些。
標(biāo)簽： VIVADO 集成開發(fā)環(huán)境 時(shí)序約束
上傳時(shí)間： 2018-07-13
上傳用戶：yalsim
SYNOPSYS' widely-used design constraints format, known as SDC, describes the "design intent" and surrounding constraints for synthesis, clocking, timing, power, test and environmental and operating conditions. SDC has been in use and evolving for more than 20 years, making it the most popular and proven format for describing design constraints. Essentially all synthesized designs use SDC and numerous EDA companies have translators that can read and process SDC.
上傳時(shí)間： 2018-07-13
上傳用戶：yalsim
本文主要介紹如何在Wado設(shè)計(jì)套件中進(jìn)行時(shí)序約束，原文出自 xilinx中文社區(qū)。1 Timing Constraints in Vivado-UCF to xdcVivado軟件相比于sE的一大轉(zhuǎn)變就是約束文件，5E軟件支持的是UcF（User Constraints file，而 Vivado軟件轉(zhuǎn)換到了XDc（Xilinx Design Constraints）。XDC主要基于SDc（SYNOPSYS Design Constraints）標(biāo)準(zhǔn)，另外集成了Xinx的一些約束標(biāo)準(zhǔn)可以說這一轉(zhuǎn)變是xinx向業(yè)界標(biāo)準(zhǔn)的靠攏。Altera從 TimeQuest開始就一直使用SDc標(biāo)準(zhǔn)，這一改變，相信對(duì)于很多工程師來說是好事，兩個(gè)平臺(tái)之間的轉(zhuǎn)換會(huì)更加容易些。首先看一下業(yè)界標(biāo)準(zhǔn)SDc的原文介紹：SYNOPSYS widely-used design constraints format, known as sDc, describes the design intent"and surrounding constraints for synthesis, clocking, timing, power, test and environmental and operating conditions. sDc has been in use and evolving for more than 20 years, making it the most popular and proven format for describing design constraints. Essentially all synthesized designs use SDc and numerous EDa companies have translators that can read and process sDc
標(biāo)簽： vivado
上傳時(shí)間： 2022-03-26
上傳用戶：
saber仿真軟件是美國(guó)SYNOPSYS公司的一款EDA軟件，被譽(yù)為全球最先進(jìn)的系統(tǒng)仿真軟件，是唯一的多技術(shù)、多領(lǐng)域的系統(tǒng)仿真產(chǎn)品，現(xiàn)已成為混合信號(hào)、混合技術(shù)設(shè)計(jì)和驗(yàn)證工具的業(yè)界標(biāo)準(zhǔn)，可用于電子、電力電子、機(jī)電一體化、機(jī)械、光電、光學(xué)、控制等不同類型系統(tǒng)構(gòu)成的混合系統(tǒng)仿真，為復(fù)雜的混合信號(hào)設(shè)計(jì)與驗(yàn)證提供了一個(gè)功能強(qiáng)大的混合信號(hào)仿真器，兼容模擬、數(shù)字、控制量的混合仿真，可以解決從系統(tǒng)開發(fā)到詳細(xì)設(shè)計(jì)驗(yàn)證等一系列問題。Saber仿真軟件從2004年進(jìn)入中國(guó)，迄今已有12年歷史，但遺憾的是，至今任然沒有一本比較系統(tǒng)全面講解Saber仿真軟件的書籍，最權(quán)威的是網(wǎng)上流傳的04版SYNOPSYS公司的培訓(xùn)教程，此外就是各個(gè)論壇上零星的技術(shù)貼，這給使用者尤其是初學(xué)者帶來許多困惑和不便，經(jīng)常在論壇或討論群中有使用者在問，這個(gè)參數(shù)適什么含義，如何設(shè)置，仿真出現(xiàn)這樣的錯(cuò)誤信息是什么問題造成的。雖然有時(shí)會(huì)有高手解答，但更多時(shí)候得不到答案。筆者在初學(xué)saber仿真軟件時(shí)也和許多初學(xué)者一樣深感困惑和痛苦，所以當(dāng)感覺對(duì)該軟件基本入門后，便想到與廣大的電源工程師和初學(xué)者分享學(xué)習(xí)心得和體會(huì)，使初學(xué)者能盡快入門，對(duì)初級(jí)使用者能進(jìn)一步提高軟件的使用水平。
上傳時(shí)間： 2022-03-29
上傳用戶：
SYNOPSYS 芯片開發(fā)環(huán)境搭建完整教程。
標(biāo)簽： SYNOPSYS IC虛擬機(jī) 芯片設(shè)計(jì)
上傳時(shí)間： 2022-06-10
上傳用戶：
GPIB為PC機(jī)與可編程儀器之間的連接系統(tǒng)定義了電氣、機(jī)械、功能和軟件特性。在自動(dòng)測(cè)試領(lǐng)域中，GPIB通用接口是測(cè)試儀器常用的接口方式，具有一定的優(yōu)勢(shì)。通過GPIB組建自動(dòng)測(cè)試系統(tǒng)方便且費(fèi)用低廉。而GPIB控制芯片是自動(dòng)測(cè)試系統(tǒng)中的關(guān)鍵芯片。目前，此類芯片只有國(guó)外少數(shù)公司生產(chǎn)，不僅價(jià)格昂貴，而且購(gòu)買不便。因此，GPIB接口芯片的國(guó)產(chǎn)化、自主化對(duì)我國(guó)的自動(dòng)測(cè)試產(chǎn)業(yè)具有重大的意義。本文通過對(duì)IEEE-488協(xié)議的理解與裁減，定義了一款包含具有講者，聽者，控者三個(gè)功能的GPIB接口控制規(guī)范。采用標(biāo)準(zhǔn)數(shù)字IC設(shè)計(jì)流程，對(duì)協(xié)議狀態(tài)機(jī)化簡(jiǎn)后，進(jìn)行了RTL級(jí)的Verilog編碼設(shè)計(jì)，基于FPGA進(jìn)行了原型驗(yàn)證。根據(jù)需要，對(duì)芯片的內(nèi)部進(jìn)行了時(shí)鐘門控處理來降低功耗。采用芯片引腳復(fù)用和JTAG測(cè)試原理，對(duì)芯片內(nèi)部增加了測(cè)試電路，方便了內(nèi)部狀態(tài)的測(cè)試，實(shí)現(xiàn)了可測(cè)試性設(shè)計(jì)。該芯片的工作時(shí)鐘頻率為8MHz，通過SYNOPSYS的工具DC對(duì)源代碼進(jìn)行了綜合；使用PT對(duì)設(shè)計(jì)進(jìn)行了靜態(tài)時(shí)序分析；采用Cadence公司的Silicon Ensemble對(duì)綜合后的網(wǎng)表進(jìn)行了版圖設(shè)計(jì)，對(duì)芯片內(nèi)部的電源網(wǎng)絡(luò)和時(shí)鐘樹做了特殊處理，在國(guó)外的某5V0.5/m標(biāo)準(zhǔn)數(shù)字單元庫下進(jìn)行了mapping，芯片規(guī)模10萬門左右，裸片面積為1.5mm×1.7mm。
上傳時(shí)間： 2022-06-25
上傳用戶：zhaiyawei
Sentaurus是SYNOPSYS公司的專門用于半導(dǎo)體器件制造工藝和電學(xué)特性仿真的EDA軟件，可以給出摻雜、電勢(shì)分布等物理特性。
標(biāo)簽： sentaurus tcad器件工藝 EDA
上傳時(shí)間： 2022-06-27
上傳用戶：
SYNOPSYS公司出品的hsim仿真工具，速度快精度低,含有詳細(xì)教程及示例。
標(biāo)簽： hsim
上傳時(shí)間： 2022-07-02
上傳用戶：gaoxianze
《集成電路設(shè)計(jì)制造中EDA工具實(shí)用教程》共17章，分為三個(gè)部分。第一部分介紹半導(dǎo)體工藝和半導(dǎo)體器件仿真工具，分別介紹了SYNOPSYS公司的TSUPREM4/MEDICI，ISE TCAD和Silvaco公司的Athena/Atlas等TCAD工具及其使用，并以ESD靜電放電防護(hù)器件的設(shè)計(jì)及驗(yàn)證為實(shí)例介紹這些軟件工具的應(yīng)用。第二部分介紹了模擬集成電路設(shè)計(jì)工具的應(yīng)用，輔以典型模擬IC電路的設(shè)計(jì)實(shí)例，以Cadence設(shè)計(jì)流程中的工具為主，同時(shí)也介紹了業(yè)界常用的SYNOPSYS的Hspice電路仿真工具和Mentor Graphics的Calibre版圖驗(yàn)證工具。第三部分為數(shù)字集成電路的設(shè)計(jì)工具使用教程，分別介紹了用Matlab進(jìn)行系統(tǒng)級(jí)驗(yàn)證、用ModelSim和NC-Verilog進(jìn)行HDL描述和仿真、用Xilinx ISE進(jìn)行EPGA驗(yàn)證設(shè)計(jì)、用SYNOPSYS的Design Compiler工具進(jìn)行邏輯綜合以及使用Cadence的SE和SOC Encounter進(jìn)行IC后端設(shè)計(jì)等。最后介紹了可測(cè)性設(shè)計(jì)的基本概念和流程。
上傳時(shí)間： 2022-07-16
上傳用戶：zhaiyawei
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
