亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

Sdram

同步動(dòng)態(tài)隨機(jī)存取內(nèi)存（synchronousdynamicrandom-accessmemory，簡(jiǎn)稱(chēng)Sdram）是有一個(gè)同步接口的動(dòng)態(tài)隨機(jī)存取內(nèi)存（DRAM）。通常DRAM是有一個(gè)異步接口的，這樣它可以隨時(shí)響應(yīng)控制輸入的變化。而Sdram有一個(gè)同步接口，在響應(yīng)控制輸入前會(huì)等待一個(gè)時(shí)鐘信號(hào)，這樣就能和計(jì)算機(jī)的系統(tǒng)總線同步。時(shí)鐘被用來(lái)驅(qū)動(dòng)一個(gè)有限狀態(tài)機(jī)，對(duì)進(jìn)入的指令進(jìn)行管線(Pipeline)操作。這使得Sdram與沒(méi)有同步接口的異步DRAM(asynchronouSdram)相比，可以有一個(gè)更復(fù)雜的操作模式。

  • 基于FPGA與DDR2-Sdram的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).rar

    數(shù)據(jù)采集處理技術(shù)是現(xiàn)代信號(hào)處理的基礎(chǔ)，廣泛應(yīng)用于雷達(dá)、聲納、軟件無(wú)線電、瞬態(tài)信號(hào)測(cè)試等領(lǐng)域。隨著信息科學(xué)的飛速發(fā)展，人們面臨的信號(hào)處理任務(wù)越來(lái)越繁重，對(duì)數(shù)據(jù)采集處理系統(tǒng)的要求也越來(lái)越高。近年來(lái)FPGA由于其設(shè)計(jì)靈活性、更強(qiáng)的適應(yīng)性及可重構(gòu)性，結(jié)合Sdram的高速、大容量、價(jià)格優(yōu)勢(shì)，在設(shè)計(jì)高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)時(shí)受到了廣泛的關(guān)注。 本課題重點(diǎn)研究了基于FPGA與DDR2-Sdram的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)技術(shù)，為需要大容量存儲(chǔ)器的系統(tǒng)設(shè)計(jì)提供了新的思路。在深入研究了DDR2-Sdram器件的基本構(gòu)造與工作原理的基礎(chǔ)上，結(jié)合成熟的商業(yè)化IP核，提出了基于FPGA與DDR2-Sdram的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案，并從總體設(shè)計(jì)構(gòu)想到各邏輯細(xì)節(jié)實(shí)現(xiàn)都進(jìn)行了詳細(xì)描述。根據(jù)DDR2-Sdram的特點(diǎn)，選擇合適的內(nèi)存調(diào)度方案，采用Verilog HDL語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)了該高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)，并對(duì)系統(tǒng)功能進(jìn)行驗(yàn)證與分析，結(jié)果表明本設(shè)計(jì)完全能夠滿(mǎn)足系統(tǒng)的性能指標(biāo)。

    標(biāo)簽： Sdram FPGA DDR

    上傳時(shí)間： 2013-06-24

    上傳用戶(hù)：wangrong

  • 基于FPGA的Sdram控制器設(shè)計(jì)及應(yīng)用.rar

    在國(guó)家重大科學(xué)工程HIRFL-CSR的CSR控制系統(tǒng)中，需要高速數(shù)據(jù)獲取和處理系統(tǒng)。該系統(tǒng)通常采用存儲(chǔ)器作為數(shù)據(jù)緩沖存儲(chǔ)。同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器Sdram憑借其集成度高、功耗低、可靠性高、處理能力強(qiáng)等優(yōu)勢(shì)成為最佳選擇。但是Sdram卻具有復(fù)雜的時(shí)序，為了降低成本，所以采用目前很為流行的EDA技術(shù)，選擇可編程邏輯器件中廣泛使用的現(xiàn)場(chǎng)可編程門(mén)陣列FPGA，使用硬件描述語(yǔ)言VHDL，遵循先進(jìn)的自頂向下的設(shè)計(jì)思想實(shí)現(xiàn)對(duì)Sdram控制器的設(shè)計(jì)。 論文引言部分簡(jiǎn)單介紹了CSR控制系統(tǒng)，指出論文的課題來(lái)源與實(shí)際意義。第二章首先介紹了存儲(chǔ)器的概況與性能指標(biāo)，其次較為詳細(xì)介紹了動(dòng)態(tài)存儲(chǔ)器DRAM的基本時(shí)序，最后對(duì)同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器Sdram進(jìn)行詳盡論述，包括性能、特點(diǎn)、結(jié)構(gòu)以及最為重要的一些操作和時(shí)序。第三、四章分別論述本課題的Sdram控制器硬件與軟件設(shè)計(jì)，重點(diǎn)介紹了具體芯片與FPGA設(shè)計(jì)技術(shù)。第五章為該Sdram控制器在CsR控制系統(tǒng)中的一個(gè)經(jīng)典應(yīng)用，即同步事例處理器。最后對(duì)FPGA技術(shù)進(jìn)行總結(jié)與展望。 本論文完整論述了控制器的設(shè)計(jì)原理和具體實(shí)現(xiàn)。從測(cè)試的結(jié)果來(lái)看，本控制器無(wú)論從結(jié)構(gòu)上，還是軟硬件上設(shè)計(jì)均滿(mǎn)足了工程實(shí)際要求。

    標(biāo)簽： Sdram FPGA 制器設(shè)計(jì)

    上傳時(shí)間： 2013-07-19

    上傳用戶(hù)：dct灬fdc

  • Sdram.rar

    Sdram控制器，Verilog源碼。適用Sdram芯片：三星KM416S1120D，NEC uPD4516161AG5，OKI MSM56V1616，有詳細(xì)的說(shuō)明，可直接使用！

    標(biāo)簽： Sdram

    上傳時(shí)間： 2013-07-11

    上傳用戶(hù)：nunnzhy

  • Sdram讀寫(xiě)

    Sdram讀寫(xiě)測(cè)試，連續(xù)向Sdram寫(xiě)滿(mǎn)數(shù)據(jù)（00~FF），然后讀出Sdram中的數(shù)據(jù)并通過(guò)串口上傳給PC機(jī)，波特率9.6KBPS

    標(biāo)簽： Sdram 讀寫(xiě)

    上傳時(shí)間： 2013-06-24

    上傳用戶(hù)：tongda

  • Sdram讀寫(xiě)控制的實(shí)現(xiàn)與Modelsim仿真

    軟件開(kāi)發(fā)環(huán)境：ISE 7.1i 硬件開(kāi)發(fā)環(huán)境：紅色颶風(fēng)II代－Xilinx版 1. 本實(shí)例用于控制開(kāi)發(fā)板上面的Sdram完成讀寫(xiě)功能； 先向Sdram里面寫(xiě)數(shù)據(jù)，然后再將數(shù)據(jù)讀出來(lái)做比較，如果不匹配就通過(guò)LED變亮顯示出來(lái)，如果一致，LED就不亮。 2. part1目錄是使用Modelsim仿真的工程； 3. part2目錄是在開(kāi)發(fā)版上面驗(yàn)證的工程； 2.1. part1_32目錄是4m32Sdram的仿真工程； 2.2. part1_16目錄是4m16Sdram的仿真工程； \model文件夾里面是仿真模型； \rtl文件夾里面是源文件； \sim文件夾里面是仿真工程； \test_bench文件夾里面是測(cè)試文件； \wave文件夾里面是仿真波形。 3.1. 工程在\project文件夾里面; 3.2. 源文件和管腳分配在\rtl文件夾里面; 3.3. 下載文件在\download文件夾里面,.mcs為PROM模式下載文件,.bit為JTAG調(diào)試下載文件。

    標(biāo)簽： Modelsim Sdram 讀寫(xiě) 控制

    上傳時(shí)間： 2013-04-24

    上傳用戶(hù)：ZJX5201314

  • 基于FPGA的Sdram控制器設(shè)計(jì)及應(yīng)用

    在國(guó)家重大科學(xué)工程HIRFL-CSR的CSR控制系統(tǒng)中，需要高速數(shù)據(jù)獲取和處理系統(tǒng)。該系統(tǒng)通常采用存儲(chǔ)器作為數(shù)據(jù)緩沖存儲(chǔ)。同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器Sdram憑借其集成度高、功耗低、可靠性高、處理能力強(qiáng)等優(yōu)勢(shì)成為最佳選擇。但是Sdram卻具有復(fù)雜的時(shí)序，為了降低成本，所以采用目前很為流行的EDA技術(shù)，選擇可編程邏輯器件中廣泛使用的現(xiàn)場(chǎng)可編程門(mén)陣列FPGA，使用硬件描述語(yǔ)言VHDL，遵循先進(jìn)的自頂向下的設(shè)計(jì)思想實(shí)現(xiàn)對(duì)Sdram控制器的設(shè)計(jì)。 論文引言部分簡(jiǎn)單介紹了CSR控制系統(tǒng)，指出論文的課題來(lái)源與實(shí)際意義。第二章首先介紹了存儲(chǔ)器的概況與性能指標(biāo)，其次較為詳細(xì)介紹了動(dòng)態(tài)存儲(chǔ)器DRAM的基本時(shí)序，最后對(duì)同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器Sdram進(jìn)行詳盡論述，包括性能、特點(diǎn)、結(jié)構(gòu)以及最為重要的一些操作和時(shí)序。第三、四章分別論述本課題的Sdram控制器硬件與軟件設(shè)計(jì)，重點(diǎn)介紹了具體芯片與FPGA設(shè)計(jì)技術(shù)。第五章為該Sdram控制器在CsR控制系統(tǒng)中的一個(gè)經(jīng)典應(yīng)用，即同步事例處理器。最后對(duì)FPGA技術(shù)進(jìn)行總結(jié)與展望。 本論文完整論述了控制器的設(shè)計(jì)原理和具體實(shí)現(xiàn)。從測(cè)試的結(jié)果來(lái)看，本控制器無(wú)論從結(jié)構(gòu)上，還是軟硬件上設(shè)計(jì)均滿(mǎn)足了工程實(shí)際要求。

    標(biāo)簽： Sdram FPGA 制器設(shè)計(jì)

    上傳時(shí)間： 2013-07-11

    上傳用戶(hù)：hasan2015

  • Sdram 控制器

    基于FPGA對(duì)Sdram控制器的設(shè)計(jì)VERILOG語(yǔ)言

    標(biāo)簽： Sdram 控制器

    上傳時(shí)間： 2013-06-15

    上傳用戶(hù)：lguotao

  • 使用Verilog實(shí)現(xiàn)基于FPGA的Sdram控制器

    使用Verilog實(shí)現(xiàn)基于FPGA的Sdram控制器

    標(biāo)簽： Verilog Sdram FPGA 控制器

    上傳時(shí)間： 2013-08-08

    上傳用戶(hù)：litianchu

  • verilog代碼讀寫(xiě)Sdram 不帶仿真

    verilog 代碼，讀寫(xiě)Sdram 不帶仿真，需要自己編寫(xiě)測(cè)試文件

    標(biāo)簽： verilog Sdram 代碼 讀寫(xiě)

    上傳時(shí)間： 2013-08-13

    上傳用戶(hù)：zh_901

  • fpga+Sdram+PHY 芯片設(shè)計(jì)原理圖

    fpga+Sdram+PHY 芯片設(shè)計(jì)原理圖

    標(biāo)簽： Sdram fpga PHY 芯片設(shè)計(jì)

    上傳時(shí)間： 2013-08-14

    上傳用戶(hù)：chongcongying

主站蜘蛛池模板： 建始县| 宿松县| 乌海市| 蕉岭县| 响水县| 泊头市| 响水县| 青川县| 苗栗市| 安乡县| 卢湾区| 红河县| 舞钢市| 岳阳市| 苍山县| 齐河县| 类乌齐县| 新沂市| 平武县| 华宁县| 梅河口市| 清涧县| 乌苏市| 东兰县| 曲阳县| 炉霍县| 治县。| 庆阳市| 湘潭市| 白银市| 莱芜市| 丹棱县| 长寿区| 平山县| 兴仁县| 托里县| 吉木萨尔县| 梁平县| 大余县| 南宫市| 雷山县|