I2C(Inter Integrated Circuits)是Philips公司開發(fā)的用于芯片之間連接的串行總線,以其嚴(yán)格的規(guī)范、卓越的性能、簡便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應(yīng)用并受到普遍的歡迎。 現(xiàn)場可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快,在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用Verilog/FPGA來實(shí)現(xiàn)一個隨機(jī)讀/寫的I2C接口電路,實(shí)現(xiàn)與外圍I2C接口器件E2PROM進(jìn)行數(shù)據(jù)通信,實(shí)現(xiàn)讀、寫等功能,傳輸速率實(shí)現(xiàn)為100KBps。在Modelsim6.0仿真軟件環(huán)境中進(jìn)行仿真,在Xilinx公司的ISE9.li開發(fā)平臺上進(jìn)行了下載,搭建外圍電路,用Agilem邏輯分析儀進(jìn)行數(shù)據(jù)采集,分析測試結(jié)果。 首先,介紹了微電子設(shè)計(jì)的發(fā)展概況以及設(shè)計(jì)流程,重點(diǎn)介紹了HDL/FPGA的設(shè)計(jì)流程。其次,對I2C串行總線進(jìn)行了介紹,重點(diǎn)說明了總線上的數(shù)據(jù)傳輸格式并對所使用的AT24C02 E2PROM存儲器的讀/寫時序作了介紹。第三,基于Verilog _HDL設(shè)計(jì)了隨機(jī)讀/寫的I2C接口電路、測試模塊和顯示電路;接口電路由同步有限狀態(tài)機(jī)(FSM)來實(shí)現(xiàn);測試模塊首先將數(shù)據(jù)寫入到AT24C02的指定地址,接著將寫入的數(shù)據(jù)讀出,并將兩個數(shù)據(jù)顯示在外圍LED數(shù)碼管和發(fā)光二極管上,從而直觀地比較寫入和輸出的數(shù)據(jù)的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四,用Agilent邏輯分析儀進(jìn)行傳輸數(shù)據(jù)的采集,分析數(shù)據(jù)傳輸?shù)臅r序,從而驗(yàn)證電路設(shè)計(jì)的正確性。最后,論文對所取得的研究成果進(jìn)行了總結(jié),并展望了下一步的工作。
標(biāo)簽: I2C 隨機(jī) 讀寫 串行總線接口
上傳時間: 2013-06-08
上傳用戶:再見大盤雞
現(xiàn)場可編程門陣列(FPGA)是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,它結(jié)合了微電子技術(shù)、電路技術(shù)和EDA(Electronics Design Automation)技術(shù)。隨著它的廣泛應(yīng)用和快速發(fā)展,使設(shè)計(jì)電路的規(guī)模和集成度不斷提高,同時也帶來了電子系統(tǒng)設(shè)計(jì)方法和設(shè)計(jì)思想的不斷推陳出新。 隨著數(shù)字電子技術(shù)的發(fā)展,數(shù)字信號處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語音處理、計(jì)算機(jī)和多媒體等領(lǐng)域。離散傅立葉變換(DFT)作為數(shù)字信號處理中的基本運(yùn)算,發(fā)揮著重要作用。而快速傅里葉變換(FFT)算法的提出,使離散傅里葉變換的運(yùn)算量減小了幾個數(shù)量級,使得數(shù)字信號處理的實(shí)現(xiàn)變得更加容易。FFT已經(jīng)成為現(xiàn)代數(shù)字信號處理的核心技術(shù)之一,因此對FFT算法及其實(shí)現(xiàn)方法的研究具有很強(qiáng)的理論和現(xiàn)實(shí)意義。 本文主要研究如何利用FPGA實(shí)現(xiàn)FFT算法,研制具有自主知識產(chǎn)權(quán)的FFT信號處理器。該設(shè)計(jì)采用高效基-16算法實(shí)現(xiàn)了一種4096點(diǎn)FFT復(fù)數(shù)浮點(diǎn)運(yùn)算處理器,其蝶形處理單元的基-16運(yùn)算核采用兩級改進(jìn)的基-4算法級聯(lián)實(shí)現(xiàn),僅用8個實(shí)數(shù)乘法器就可實(shí)現(xiàn)基-16蝶形單元所需的8次復(fù)數(shù)乘法運(yùn)算,在保持處理速度的優(yōu)勢下,比傳統(tǒng)的基-16算法節(jié)省了75%的乘法器邏輯資源。 在重點(diǎn)研究處理器蝶形單元設(shè)計(jì)的基礎(chǔ)上,本文完成了整個FFT處理器電路的FPGA設(shè)計(jì)。首先基于對處理器功能和特點(diǎn)的分析,研究了FFT算法的選取和優(yōu)化,并完成了處理器體系結(jié)構(gòu)的設(shè)計(jì);在此基礎(chǔ)上,以提高處理器處理速度和減小硬件資源消耗為重點(diǎn)研究了具體的實(shí)現(xiàn)方案,完成了1.2萬行RTL代碼編程,并在XILINX公司提供的ISE 9.1i集成開發(fā)環(huán)境中實(shí)現(xiàn)了處理器各個模塊的RTL設(shè)計(jì):隨后,以XILINX Spartan-3系列FPGA芯片xc3S1000為硬件平臺,完成了整個FFT處理器的電路設(shè)計(jì)實(shí)現(xiàn)。 經(jīng)過仿真驗(yàn)證,本文所設(shè)計(jì)的FFT處理器芯片運(yùn)行速度達(dá)到了100MHz,占用的FPGA門數(shù)為552806,電路的信噪比可以達(dá)到50dB以上,達(dá)到了高速高性能的設(shè)計(jì)要求。
上傳時間: 2013-04-24
上傳用戶:科學(xué)怪人
本文介紹了一種基于現(xiàn)場可編程門陣列FPGA器件的電子密碼鎖的設(shè)計(jì)方法。重點(diǎn)闡述了紅外遙控電子密碼鎖的整體架構(gòu)設(shè)計(jì);介紹了一種由PT2248作為發(fā)送器,MIM-R1AA 38KHZ紅外一體化接收解調(diào)器作為接收器的紅外遙控系統(tǒng)的構(gòu)建方法;詳細(xì)說明了如何運(yùn)用EDA技術(shù)自頂向下的設(shè)計(jì)方法,來實(shí)現(xiàn)基于XILINX公司出品的Spartan-3E系列FPGA芯片的紅外遙控解碼、密碼鎖的解鎖、密碼修改、報警提示及液晶顯示等功能。在分析紅外遙控電子密碼鎖各功能模塊時,本論文詳細(xì)闡述了各模塊的功能及外部接口信號,給出了各模塊的仿真波形以及整個系統(tǒng)的測試流程和測試結(jié)果。本論文在介紹Spartan-3E系列FPGA芯片的特點(diǎn)和性能的同時,利用Spartan-3E系列的XC3S500芯片中的KCPSM3和自行設(shè)計(jì)完成的狀態(tài)機(jī)控制器分別實(shí)現(xiàn)液晶顯示控制器,通過比較分析得知KCPSM3實(shí)現(xiàn)的控制器,在對FPGA的資源利用方面更加合理,實(shí)現(xiàn)更加便捷。 本論文利用紅外遙控技術(shù)解鎖,大大提高了電子密碼鎖的安全性能;采用FPGA開發(fā)設(shè)計(jì),所有算法完全由硬件電路來實(shí)現(xiàn),使得系統(tǒng)的工作可靠性大為提高,同時由于FPGA具有在系統(tǒng)可編程功能,當(dāng)設(shè)計(jì)需要更改時,只需更改FPGA中的控制和接口電路,利用EDA工具將更新后的設(shè)計(jì)下載到FPGA中即可,無需更改外部電路的設(shè)計(jì),大大提高了設(shè)計(jì)的效率。因此,采用FPGA開發(fā)的數(shù)字系統(tǒng),不僅具有很高的工作可靠性,其升級與改進(jìn)也極其方便。
上傳時間: 2013-06-19
上傳用戶:111111112
在視頻傳輸系統(tǒng)中,最大障礙是視頻數(shù)據(jù)的大數(shù)據(jù)量傳輸。故壓縮就顯得尤為必要。MJPEG是以25幀每秒傳輸?shù)腏PEG圖像。本文根據(jù)JPEG基本壓縮模式,通過前端圖像采集芯片輸出標(biāo)準(zhǔn)的4:2:2格式的圖像流,在XILINX公司的SPARTAN IIE芯片下壓縮,獲得了良好效果,壓縮比達(dá)到10:1。中間的各個環(huán)節(jié)同MATLAB下同等壓縮相比,除了精度上有點(diǎn)差別外,基本一致。同專用芯片相比,比專用芯片靈活得多,F(xiàn)PGA內(nèi)部全部是可編程,燒寫不同的程序便可實(shí)現(xiàn)不同的壓縮。同DSP相比,壓縮時間極大的提高,同周霖的“基于DSP技術(shù)的靜態(tài)圖像壓縮編碼”一文中編碼所需的時間進(jìn)行比較(DCT變換消耗4224個指令,量化Z排序耗960指令,huffman編碼至少耗1400指令),假設(shè)令其采用6000系列DSP,指令周期為6ns,運(yùn)算速度為1336MIPS。壓縮一個8*8DCT塊,采用高檔的DSP,消耗39tJs,而采用27M的FPGA只需6us,若采用FPGA內(nèi)部自帶的DLL將時鐘倍頻到54M,則只需要3us.本設(shè)計(jì)同傳統(tǒng)的壓縮實(shí)現(xiàn)方式相比,在速度和靈活性上有了極大的提高。
上傳時間: 2013-04-24
上傳用戶:TI初學(xué)者
本文應(yīng)用EDA技術(shù),基于FPGA器件設(shè)計(jì)與實(shí)現(xiàn)UART,并采用CRC校驗(yàn)。主要工作如下: 1、在異步串行通信電路部分完全用FPGA來實(shí)現(xiàn)。選用Xilinx公司的SpartanⅢ系列的XC3S1000來實(shí)現(xiàn)異步串行通信的接收、發(fā)送和接口控制功能,利用FPGA集成度比較高,具有在線可編程能力,在其完成各種功能的同時,完全可以將串行通信接口構(gòu)建其中,可根據(jù)實(shí)際需求分配資源。 2、利用VerilogHDL語言非常容易掌握,功能比VHDL更強(qiáng)大的特點(diǎn),可以在設(shè)計(jì)時不斷修改程序,來適用不同規(guī)模的應(yīng)用,而且采用Verilog輸入法與工藝性無關(guān),利用系統(tǒng)設(shè)計(jì)時對芯片的要求,施加不同的約束條件,即可設(shè)計(jì)出實(shí)際電路。 3、利用ModelSim仿真工具對程序進(jìn)行功能仿真和時序仿真,以驗(yàn)證設(shè)計(jì)是否能獲得所期望的功能,確定設(shè)計(jì)程序配置到邏輯芯片之后是否可以運(yùn)行,以及程序在目標(biāo)器件中的時序關(guān)系。 4、為保證數(shù)據(jù)傳輸?shù)恼_性,采用循環(huán)冗余校驗(yàn)CRC(CyclicRedundancyCheck),該編碼簡單,誤判概率低,為了減少硬件成本,降低硬件設(shè)計(jì)的復(fù)雜度,本設(shè)計(jì)通過CRC算法軟件實(shí)現(xiàn)。 實(shí)驗(yàn)結(jié)果表明,基于EDA技術(shù)的現(xiàn)場可編程門陣列FPGA集成度高,結(jié)構(gòu)靈活,設(shè)計(jì)方法多樣,開發(fā)周期短,調(diào)試方便,修改容易,采用FPGA較好地實(shí)現(xiàn)了串行數(shù)據(jù)的通信功能,并對數(shù)據(jù)作了一定的處理,本設(shè)計(jì)中為CRC校驗(yàn)。另外,可以利用FPGA的在線可編程特性,對本設(shè)計(jì)電路進(jìn)行功能擴(kuò)展,以滿足更高的要求。
標(biāo)簽: FPGA CRC 串行 通信實(shí)現(xiàn)
上傳時間: 2013-04-24
上傳用戶:Altman
隨著計(jì)算機(jī)技術(shù)和通信技術(shù)的迅速發(fā)展,數(shù)字視頻在信息社會中發(fā)揮著越來越重要的作用,視頻傳輸系統(tǒng)已經(jīng)被廣泛應(yīng)用于交通管理、工業(yè)監(jiān)控、廣播電視、銀行、商場等多個領(lǐng)域。同時,F(xiàn)PGA單片規(guī)模的不斷擴(kuò)大,在FPGA芯片內(nèi)部實(shí)現(xiàn)復(fù)雜的數(shù)字信號處理系統(tǒng)也成為現(xiàn)實(shí),因此采用FPGA實(shí)現(xiàn)視頻壓縮和傳輸已成為一種最佳選擇。 本文將視頻壓縮技術(shù)和光纖傳輸技術(shù)相結(jié)合,設(shè)計(jì)了一種基于無損壓縮算法的多路數(shù)字視頻光纖傳輸系統(tǒng),系統(tǒng)利用時分復(fù)用和無損壓縮技術(shù),采用串行數(shù)字視頻傳輸?shù)姆绞剑稍谝桓饫w中同時傳輸8路以上視頻信號。系統(tǒng)在總體設(shè)計(jì)時,確定了基于FPGA的設(shè)計(jì)方案,采用ADI公司的AD9280和AD9708芯片實(shí)現(xiàn)A/D轉(zhuǎn)換和D/A轉(zhuǎn)換,在FPGA里實(shí)現(xiàn)系統(tǒng)的時分復(fù)用/解復(fù)用、視頻數(shù)據(jù)壓縮/解壓縮和線路碼編解碼,利用光收發(fā)一體模塊實(shí)現(xiàn)電光轉(zhuǎn)換和光電轉(zhuǎn)換。視頻壓縮采用LZW無損壓縮算法,用Verilog語言設(shè)計(jì)了壓縮模塊和解壓縮模塊,利用Xilinx公司的IP核生成工具Core Generator生成FIFO來緩存壓縮/解壓縮單元的輸入輸出數(shù)據(jù),光纖線路碼采用CIMT碼,設(shè)計(jì)了編解碼模塊,解碼過程中,利用數(shù)字鎖相環(huán)來實(shí)現(xiàn)發(fā)射與接收的幀同步,在ISE8.2和Modelsim仿真環(huán)境下對FPGA模塊進(jìn)行了功能仿真和時序仿真,并在Spartan-3E開發(fā)板和視頻擴(kuò)展板上完成了系統(tǒng)的硬件調(diào)試與驗(yàn)證工作,實(shí)驗(yàn)證明,系統(tǒng)工作穩(wěn)定,圖像清晰,實(shí)時傳輸效果好,可用于交通、安防、工業(yè)監(jiān)控等多個領(lǐng)域。 本文將視頻壓縮和線路碼編解碼在FPGA里實(shí)現(xiàn),利用FPGA的并行處理優(yōu)勢,大大提高了系統(tǒng)的處理速度,使系統(tǒng)具有集成度高、靈活性強(qiáng)、調(diào)試方便、抗干擾能力強(qiáng)、易于升級等特點(diǎn)。
標(biāo)簽: FPGA 數(shù)字視頻 光纖傳輸系統(tǒng)
上傳時間: 2013-04-24
上傳用戶:gzming
隨著圖像分辨率的越來越高,軟件實(shí)現(xiàn)的圖像處理無法滿足實(shí)時性的需求;同時FPGA等可編程器件的快速發(fā)展使得硬件實(shí)現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內(nèi)外的一個熱門領(lǐng)域。 本文在FPGA平臺上,用Verilog HDL實(shí)現(xiàn)了一個研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu),架構(gòu)包括PC機(jī)預(yù)處理和通信軟件,控制模塊,計(jì)算單元,存儲器模塊和通信適配模塊五個部分。其中的計(jì)算模塊負(fù)責(zé)具體算法的實(shí)現(xiàn),根據(jù)不同的圖像處理算法可以獨(dú)立實(shí)現(xiàn)。架構(gòu)為計(jì)算模塊實(shí)現(xiàn)了一個可添加、移出接口,不同的算法設(shè)計(jì)只要符合該接口就可以方便的加入到模塊架構(gòu)中來進(jìn)行調(diào)試和運(yùn)行。 在硬件架構(gòu)的基礎(chǔ)上本文實(shí)現(xiàn)了排序?yàn)V波,中值濾波,卷積運(yùn)算及高斯濾波,形態(tài)學(xué)算子運(yùn)算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計(jì)方法及優(yōu)化策略,通過性能分析,F(xiàn)PGA實(shí)現(xiàn)圖像處理在時間上比軟件處理有了很大的提高;通過結(jié)果的比較,發(fā)現(xiàn)FPGA的處理結(jié)果達(dá)到了軟件處理幾乎同等的效果水平。最后本文在實(shí)現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進(jìn),提高了算法的可用性,同時為進(jìn)一步的研究提供了更加便利的平臺。 整個設(shè)計(jì)都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開發(fā)的,在xilinx的Spartan-3E XC3S500E硬件平臺上實(shí)現(xiàn)。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究,為實(shí)現(xiàn)FPGA為核心處理芯片的實(shí)時圖像處理系統(tǒng)有著積極的作用。
標(biāo)簽: 圖像處理 算法研究 硬件設(shè)計(jì)
上傳時間: 2013-05-30
上傳用戶:水瓶kmoon5
感應(yīng)電機(jī)由于具有可靠性好、結(jié)構(gòu)簡單、價格低廉和體積小等優(yōu)點(diǎn),成為生產(chǎn)實(shí)踐中應(yīng)用最廣泛的一種電動機(jī)。然而,感應(yīng)電機(jī)是一個多變量、強(qiáng)耦合、非線性的時變系統(tǒng),這使得感應(yīng)電機(jī)的控制十分復(fù)雜,尤其是在對控制精度要求比較高的場合,設(shè)計(jì)出高精度的感應(yīng)電機(jī)控制系統(tǒng)變得非常困難。 針對高精度感應(yīng)電機(jī)控制較困難的問題,本文分析了感應(yīng)電機(jī)的數(shù)學(xué)建模方法及電機(jī)控制策略問題。在對感應(yīng)電機(jī)的數(shù)學(xué)模型進(jìn)行了數(shù)學(xué)推導(dǎo)的基礎(chǔ)上,在Matlab/Simulink平臺上建立了感應(yīng)電機(jī)的電機(jī)模型,提出了一種感應(yīng)電機(jī)控制系統(tǒng)仿真建模的新方法。對常用的數(shù)字脈寬調(diào)制方法進(jìn)行了數(shù)學(xué)推導(dǎo)及仿真研究,并將模糊控制理論應(yīng)用于感應(yīng)電機(jī)的變頻調(diào)速系統(tǒng)中,改善了傳統(tǒng)PI控制器超調(diào)較大、響應(yīng)較慢、魯棒性差的缺點(diǎn)。仿真結(jié)果驗(yàn)證模糊PI控制方案的優(yōu)越性。 在感應(yīng)電機(jī)建模仿真的基礎(chǔ)上,根據(jù)高精度感應(yīng)電機(jī)控制器的需求及FPGA的特點(diǎn),本文提出感應(yīng)電機(jī)控制器的的設(shè)計(jì)方案。按照FPGA模塊化設(shè)計(jì)思想,將整個系統(tǒng)進(jìn)行了合理的劃分,對SVPWM、Park變換、模糊PI控制器、反饋速度測量等重要模塊的FPGA硬件實(shí)現(xiàn)算法進(jìn)行了深入的研究。并在一些模塊算法的設(shè)計(jì)上提出了自己的思路。各模塊在Modelsim平臺上完成功能仿真后并下載到Spartan-3E開發(fā)板上完成硬件驗(yàn)證。
標(biāo)簽: FPGA 感應(yīng)電機(jī) 控制器
上傳時間: 2013-04-24
上傳用戶:tdyoung
本文針對應(yīng)用于軍用直升機(jī)上的Doppler/SINS組合導(dǎo)航系統(tǒng)對導(dǎo)航計(jì)算機(jī)高精度、高性能的要求,設(shè)計(jì)出一種基于DSP(TMS320C6713)和FPGA(Spartan-3E XC3S500E) 協(xié)同合作的機(jī)載導(dǎo)航計(jì)算機(jī)系統(tǒng)。在分析Doppler/SINS組合導(dǎo)航系統(tǒng)模型的特點(diǎn)和系統(tǒng)對導(dǎo)航計(jì)算機(jī)的需求后,提出了基于DSP和FPGA的機(jī)載導(dǎo)航計(jì)算機(jī)整體設(shè)計(jì)方案,該方案采用DSP負(fù)責(zé)導(dǎo)航解算,利用FPGA強(qiáng)大的內(nèi)部資源擴(kuò)展系統(tǒng)的通信接口,完成外圍通信模塊控制信號的整合。在導(dǎo)航計(jì)算機(jī)整體設(shè)計(jì)方案,包括硬件設(shè)計(jì)方案和軟件設(shè)計(jì)方案確立的基礎(chǔ)上,首先對 DSP和FPGA芯片進(jìn)行選型,其次對實(shí)現(xiàn)各個功能模塊的關(guān)鍵技術(shù)進(jìn)行研究和開發(fā),包括基于FPGA的數(shù)據(jù)通信模塊、基于DSP的處理器模塊以及數(shù)據(jù)存儲模塊,開發(fā)過程中做了大量的仿真和驗(yàn)證,最后對系統(tǒng)進(jìn)行綜合測試和聯(lián)調(diào),并進(jìn)行了地面跑車實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果證明:系統(tǒng)能夠?qū)崟r采集IMU角速率和加速度、Doppler雷達(dá)的速度等信息,能夠?qū)MU、Doppler、GPS、航姿系統(tǒng)、高度表等信息進(jìn)行導(dǎo)航解算,生成當(dāng)前位置、姿態(tài)等導(dǎo)航數(shù)據(jù),并能夠完成與機(jī)載電子設(shè)備間的數(shù)據(jù)通信與控制。多次的聯(lián)調(diào)和跑車實(shí)驗(yàn)結(jié)果證明,機(jī)載導(dǎo)航計(jì)算機(jī)達(dá)到了預(yù)期設(shè)計(jì)的目的,可以有效提高導(dǎo)航系統(tǒng)的運(yùn)算精度,實(shí)現(xiàn)了高性能、小體積、低成本的要求,系統(tǒng)具有較高的應(yīng)用價值。關(guān)鍵詞:Doppler/SINS組合導(dǎo)航,導(dǎo)航計(jì)算機(jī),DSP,FPGA
標(biāo)簽: FPGA DSP 機(jī)載 導(dǎo)航計(jì)算機(jī)
上傳時間: 2013-07-25
上傳用戶:cc1915
無線局域網(wǎng)是計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)和無線通信技術(shù)相結(jié)合的產(chǎn)物,是利用無線媒介傳輸信息的計(jì)算機(jī)網(wǎng)絡(luò)。在無線通信信道中,由于多徑時延不可避免地存在符號間干擾,正交頻分復(fù)用(OFDM)作為一種可以有效對抗符號間干擾(ISI)和提高頻譜利用率的高速傳輸技術(shù),引起了廣泛關(guān)注。在無線局域網(wǎng)(WLAN)系統(tǒng)中,OFDM調(diào)制技術(shù)已經(jīng)被采用作為其物理層標(biāo)準(zhǔn),并且公認(rèn)為是下一代無線通信系統(tǒng)中的核心技術(shù)。基于IEEE802.11a的無線局域網(wǎng)標(biāo)準(zhǔn)的物理層采用了OFDM技術(shù),能有效的對抗多徑信道衰落,達(dá)到54Mbps的速度,而未來而的IEEE802.11n將達(dá)到100Mbps的高速。因此,研發(fā)以O(shè)FDM為核心的原型機(jī)研究非常有必要。 本文在深入理解OFDM技術(shù)的同時,結(jié)合相應(yīng)的EDA工具對系統(tǒng)進(jìn)行建模并基于IEEE802.11a物理層標(biāo)準(zhǔn)給出了一種OFDM基帶發(fā)射機(jī)系統(tǒng)的FPGA實(shí)現(xiàn)方案。整個設(shè)計(jì)采用目前主流的自頂向下的設(shè)計(jì)方法,由總體設(shè)計(jì)至詳細(xì)設(shè)計(jì)逐步細(xì)化。在系統(tǒng)功能模塊的FPGA實(shí)現(xiàn)過程中,針對Xilinx一款160萬門的Spartan-3E XCS1600E芯片,依照:IEEE802.11a幀格式,對發(fā)射機(jī)系統(tǒng)各個模塊進(jìn)行了詳細(xì)設(shè)計(jì)和仿真: (1)訓(xùn)練序列生成模塊,包括長,短訓(xùn)練序列; (2)信令模塊,包括卷積編碼,交織,BPSK調(diào)制映射; (3)數(shù)據(jù)模塊,包括加擾,卷積編碼,刪余,交織,BPSK/QPSK/16QAM/64QAM調(diào)制映射; (4)OFDM處理部分,包括導(dǎo)頻插入,加循環(huán)前綴,IFFT處理; (5)對整個發(fā)射處理部分聯(lián)調(diào),并給出仿真結(jié)果另外,還完成了接收機(jī)部分模塊的FPGA設(shè)計(jì),并給出了相應(yīng)的頂層結(jié)構(gòu)與仿真波形。最后提出了改進(jìn)和進(jìn)一步開發(fā)的方向。
標(biāo)簽: OFDM FPGA 發(fā)射機(jī)
上傳時間: 2013-04-24
上傳用戶:李彥東
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1