StdString類,功能類似于CString確實(shí)Std::string實(shí)現(xiàn).
標(biāo)簽： StdString CString string Std
上傳時(shí)間： 2017-05-19
上傳用戶：gmh1314
IEEE Std 754 的格式說(shuō)明和算法的C語(yǔ)言實(shí)現(xiàn)
標(biāo)簽： IEEE 754 Std C語(yǔ)言
上傳時(shí)間： 2013-12-26
上傳用戶：561596
PMAC Std BOTTOM BOARD JUMPER DESCRIPTIONS
標(biāo)簽： DESCRIPTIONS BOTTOM JUMPER BOARD
上傳時(shí)間： 2017-07-31
上傳用戶：363186
illustrate using Std and stl libriry
標(biāo)簽： illustrate libriry using and
上傳時(shí)間： 2014-01-04
上傳用戶：xiaoxiang
STM32驅(qū)動(dòng)庫(kù)分享，包括Std庫(kù)和HAL庫(kù)STM32驅(qū)動(dòng)庫(kù)分享，包括Std庫(kù)和HAL庫(kù)
標(biāo)簽： stm32
上傳時(shí)間： 2021-11-03
上傳用戶：
簡(jiǎn)要介紹本文件的目的是，針對(duì)潮濕、再流焊和工藝敏感器件，向生產(chǎn)商和用戶提供標(biāo)準(zhǔn)的操作、包裝、運(yùn)輸及使用方法。所提供的這些方法可避免由于吸收濕氣和暴露在再流焊溫度下造成的封裝損傷，這些損傷會(huì)導(dǎo)致合格率和可靠性的降低。一旦正確執(zhí)行IPC/JEDEC J-Std-033D，這些工藝可以提供從密封時(shí)間算起12個(gè)月的最短保質(zhì)期。由IPC和JEDEC開發(fā)。一般的IC封裝零件都需要根據(jù)MSL標(biāo)準(zhǔn)管控零件暴露於環(huán)境濕度的時(shí)間，以確保零件不會(huì)因?yàn)檫^(guò)度吸濕在過(guò)回焊爐時(shí)發(fā)生popcom(爆裂)或delamination(分層)的后果，不同的零件封裝會(huì)產(chǎn)生不同的MSL等級(jí)，當(dāng)濕氣進(jìn)入零件越多，零件因溫度而膨脹剝離的風(fēng)險(xiǎn)就越高，基本上濕度敏感的零件在出廠前都會(huì)經(jīng)過(guò)一定時(shí)間及溫度的烘烤，然后連同乾燥劑(desiccant)一起加入真空包裝中來(lái)達(dá)到最低的濕氣入侵可能。本文件的目的是，針對(duì)潮濕/再流焊敏感表面貼裝器件，向生產(chǎn)商和用戶提供標(biāo)準(zhǔn)的操作、包裝、運(yùn)輸及使用方法。所提供的這些方法可避免由于吸收濕氣和暴露在再流焊溫度下造成的封裝損傷，這些損傷會(huì)導(dǎo)致合格率和可靠性的降低。一旦正確執(zhí)行，這些工藝可以提供從密封時(shí)間算起12個(gè)月的最短保質(zhì)期。由IPC和JEDEC開發(fā)。
標(biāo)簽： ipc j-Std-033d
上傳時(shí)間： 2022-06-26
上傳用戶：
電子元器件抗ESD技術(shù)講義:引 言 4 第1 章 電子元器件抗ESD損傷的基礎(chǔ)知識(shí) 5 1.1 靜電和靜電放電的定義和特點(diǎn) 5 1.2 對(duì)靜電認(rèn)識(shí)的發(fā)展歷史 6 1.3 靜電的產(chǎn)生 6 1.3.1 摩擦產(chǎn)生靜電 7 1.3.2 感應(yīng)產(chǎn)生靜電 8 1.3.3 靜電荷 8 1.3.4 靜電勢(shì) 8 1.3.5 影響靜電產(chǎn)生和大小的因素 9 1.4 靜電的來(lái)源 10 1.4.1 人體靜電 10 1.4.2 儀器和設(shè)備的靜電 11 1.4.3 器件本身的靜電 11 1.4.4 其它靜電來(lái)源 12 1.5 靜電放電的三種模式 12 1.5.1 帶電人體的放電模式(HBM) 12 1.5.2 帶電機(jī)器的放電模式（MM） 13 1.5.3 充電器件的放電模型 13 1.6 靜電放電失效 15 1.6.1 失效模式 15 1.6.2 失效機(jī)理 15 第2章 制造過(guò)程的防靜電損傷技術(shù) 2.1 靜電防護(hù)的作用和意義 2.1.1 多數(shù)電子元器件是靜電敏感器件 2.1.2 靜電對(duì)電子行業(yè)造成的損失很大 2.1.3 國(guó)內(nèi)外企業(yè)的狀況 2.2 靜電對(duì)電子產(chǎn)品的損害 2.2.1 靜電損害的形式 2.2.2 靜電損害的特點(diǎn) 2.2.3 可能產(chǎn)生靜電損害的制造過(guò)程 2.3 靜電防護(hù)的目的和總的原則 2.3.1 目的和原則 2.3.2 基本思路和技術(shù)途徑 2.4 靜電防護(hù)材料 2.4.1 與靜電防護(hù)材料有關(guān)的基本概念 2.4.2 靜電防護(hù)材料的主要參數(shù) 2.5 靜電防護(hù)器材 2.5.1 防靜電材料的制品 2.5.2 靜電消除器（消電器、電中和器或離子平衡器） 2.6 靜電防護(hù)的具體措施 2.6.1 建立靜電安全工作區(qū) 2.6.2 包裝、運(yùn)送和存儲(chǔ)工程的防靜電措施 2.6.3 靜電檢測(cè) 2.6.4 靜電防護(hù)的管理工作 第3章 抗靜電檢測(cè)及分析技術(shù) 3.1 抗靜電檢測(cè)的作用和意義 3.2 靜電放電的標(biāo)準(zhǔn)波形 3.3 抗ESD檢測(cè)標(biāo)準(zhǔn) 3.3.1 電子元器件靜電放電靈敏度（ESDS）檢測(cè)及分類的常用標(biāo)準(zhǔn) 3.3.2 標(biāo)準(zhǔn)試驗(yàn)方法的主要內(nèi)容（以MIL-Std-883E 方法3015.7為例） 3.4 實(shí)際ESD檢測(cè)的結(jié)果統(tǒng)計(jì)及分析 3.4.1 試驗(yàn)條件 3.4.2 ESD評(píng)價(jià)試驗(yàn)結(jié)果分析 3.5 關(guān)于ESD檢測(cè)中經(jīng)常遇到的一些問題 3.6 ESD損傷的失效定位分析技術(shù) 3.6.1 端口I－V特性檢測(cè) 3.6.2 光學(xué)顯微觀察 3.6.3 掃描電鏡分析 3.6.4 液晶分析 3.6.5 光輻射顯微分析技術(shù) 3.6.6 分層剝離技術(shù) 3.6.7 小結(jié) 3.7 ESD和EOS的判別方法討論 3.7.1 概念 3.7.2 ESD和EOS對(duì)器件損傷的分析判別方法 第4 章 電子元器件抗ESD設(shè)計(jì)技術(shù) 4.1 元器件抗ESD設(shè)計(jì)基礎(chǔ) 4.1.1抗ESD過(guò)電流熱失效設(shè)計(jì)基礎(chǔ) 4.1.2抗場(chǎng)感應(yīng)ESD失效設(shè)計(jì)基礎(chǔ) 4.2元器件基本抗ESD保護(hù)電路 4.2.1基本抗靜電保護(hù)電路 4.2.2對(duì)抗靜電保護(hù)電路的基本要求 4.2.3 混合電路抗靜電保護(hù)電路的考慮 4.2.4防靜電保護(hù)元器件 4.3 CMOS電路ESD失效模式和機(jī)理 4.4 CMOS電路ESD可靠性設(shè)計(jì)策略 4.4.1 設(shè)計(jì)保護(hù)電路轉(zhuǎn)移ESD大電流。 4.4.2 使輸入/輸出晶體管自身的ESD閾值達(dá)到最大。 4.5 CMOS電路基本ESD保護(hù)電路的設(shè)計(jì) 4.5.1 基本ESD保護(hù)電路單元 4.5.2 CMOS電路基本ESD保護(hù)電路 4.5.3 ESD設(shè)計(jì)的輔助工具－TLP測(cè)試 4.5.4 CMOS電路ESD保護(hù)設(shè)計(jì)方法 4.5.5 CMOS電路ESD保護(hù)電路示例 4.6 工藝控制和管理
上傳時(shí)間： 2013-07-13
上傳用戶：2404
隨著環(huán)境污染和能源短缺問題的日趨嚴(yán)重，尋找一種儲(chǔ)備大、無(wú)污染的新能源已經(jīng)上升到世界各國(guó)的議事日程。太陽(yáng)能作為當(dāng)今最理想環(huán)保的能源之一，已經(jīng)得到了人類越來(lái)越廣泛的應(yīng)用。本文以光伏（Photovoltaic—PV）并網(wǎng)發(fā)電系統(tǒng)為研究對(duì)象，以最大限度利用太陽(yáng)能、無(wú)污染回饋電網(wǎng)為主要目標(biāo)，開展了光伏并網(wǎng)發(fā)電系統(tǒng)的理論研究和仿真，具有重要的現(xiàn)實(shí)意義。光伏并網(wǎng)逆變器是光伏并網(wǎng)發(fā)電系統(tǒng)中必不可少的設(shè)備之一，其效率的高低、可靠性的好壞將直接影響整個(gè)光伏發(fā)電系統(tǒng)的性能和投資。本文主要研究適用于并網(wǎng)型光伏發(fā)電系統(tǒng)的逆變器。 本文以一個(gè)完整的光伏并網(wǎng)發(fā)電系統(tǒng)為研究對(duì)象，重點(diǎn)對(duì)單相光伏并網(wǎng)系統(tǒng)進(jìn)行了全面的分析，并從并網(wǎng)系統(tǒng)的主電路拓?fù)洹⒖刂撇呗浴⒐聧u效應(yīng)以及系統(tǒng)的可靠性分析幾個(gè)方面做了詳細(xì)的分析和仿真實(shí)驗(yàn)。 首先，介紹了國(guó)內(nèi)外光伏并網(wǎng)發(fā)電產(chǎn)業(yè)的現(xiàn)狀，并對(duì)光伏并網(wǎng)發(fā)電系統(tǒng)的組成結(jié)構(gòu)、優(yōu)缺點(diǎn)、發(fā)展趨勢(shì)及光伏并網(wǎng)發(fā)電系統(tǒng)對(duì)逆變器的要求做了簡(jiǎn)單介紹，對(duì)光伏并網(wǎng)發(fā)電系統(tǒng)建立了總體認(rèn)識(shí)。 其次，討論研究了逆變器主電路的拓?fù)湫问剑⒏鶕?jù)實(shí)際情況，選擇了無(wú)變壓器的兩級(jí)結(jié)構(gòu)，即前級(jí)DC/DC變換器和后級(jí)DC/AC逆變器，兩部分通過(guò)DClink連接。前級(jí)的DC/DC模塊采用Boost拓?fù)浣Y(jié)構(gòu)，后級(jí)的DC/AC逆變器采用逆變?nèi)珮驅(qū)崿F(xiàn)逆變，向電網(wǎng)輸送功率。討論確定了逆變器輸出電流的控制方式，并最終確定了光伏并網(wǎng)發(fā)電系統(tǒng)的總體方案。高性能的數(shù)字信號(hào)處理器芯片（Digital Signal Processor—DSP）的出現(xiàn)，使得一些先進(jìn)的控制策略應(yīng)用于光伏并網(wǎng)的控制成為可能。本文以TI公司的數(shù)字信號(hào)處理器芯片TMS320F2812為核心，設(shè)計(jì)了控制電路并給出了驅(qū)動(dòng)電路、保護(hù)電路的設(shè)計(jì)以及系統(tǒng)的電磁兼容設(shè)計(jì)思想。應(yīng)用MATLAB/Simulink中的工具箱搭建了整個(gè)電路模型，進(jìn)行了仿真實(shí)驗(yàn)研究。 再次，我們已經(jīng)知道孤島效應(yīng)問題關(guān)系到光伏并網(wǎng)發(fā)電系統(tǒng)的安全問題。本文分析了孤島效應(yīng)產(chǎn)生的原因、對(duì)電網(wǎng)的危害和目前各種常用的被動(dòng)和主動(dòng)及外部孤島效應(yīng)的檢測(cè)方法。根據(jù)本文涉及的光伏并網(wǎng)發(fā)電系統(tǒng)的特點(diǎn)，采用了電壓前饋正反饋檢測(cè)孤島的方法，然后詳細(xì)介紹了該方法的原理和實(shí)現(xiàn)過(guò)程， 并給出了逆變器的反孤島效應(yīng)模型和仿真實(shí)驗(yàn)結(jié)果。仿真結(jié)果證明，該方法是可行的，并且達(dá)到了IEEE Std．2000—929標(biāo)準(zhǔn)的規(guī)定。 光伏系統(tǒng)的可靠性研究對(duì)整個(gè)系統(tǒng)的經(jīng)濟(jì)運(yùn)行乃至投資決策產(chǎn)生了重要影響。本論文以光伏并網(wǎng)發(fā)電系統(tǒng)的基本組成為線索，對(duì)各部分進(jìn)行可靠性分析，對(duì)滿足一定可靠性水平的光伏并網(wǎng)發(fā)電系統(tǒng)進(jìn)行分析，從而對(duì)其的推廣使用起到了理論指導(dǎo)作用。 關(guān)鍵詞：光伏并網(wǎng)發(fā)電系統(tǒng)；逆變器；孤島效應(yīng)；DSP；可靠性分析
標(biāo)簽： 光伏并網(wǎng) 逆變器 可靠性分析
上傳時(shí)間： 2013-04-24
上傳用戶：daoxiang126
本論文在詳細(xì)研究MIL-Std-1553B數(shù)據(jù)總線協(xié)議以及參考國(guó)外芯片設(shè)計(jì)的基礎(chǔ)上，結(jié)合目前新興的EDA技術(shù)和大規(guī)模可編程技術(shù)，提出了一種全新的基于FPGA的1553B總線接口芯片的設(shè)計(jì)方法。 從專用芯片實(shí)現(xiàn)的具體功能出發(fā)，結(jié)合自頂向下的設(shè)計(jì)思想，給出了總線接口的總體設(shè)計(jì)方案，考慮到電路的具體實(shí)現(xiàn)對(duì)結(jié)構(gòu)進(jìn)行模塊細(xì)化。在介紹模擬收發(fā)器模塊的電路設(shè)計(jì)后，重點(diǎn)介紹了基于FPGA的BC、RT、MT三種類型終端設(shè)計(jì)，最終通過(guò)工作方式選擇信號(hào)以及其他控制信號(hào)將此三種終端結(jié)合起來(lái)以達(dá)到通用接口的功能。同時(shí)給出其設(shè)計(jì)邏輯框圖、算法流程圖、引腳說(shuō)明以及部分模塊的仿真結(jié)果。為了資源的合理利用，對(duì)其中相當(dāng)部分模塊進(jìn)行復(fù)用。在設(shè)計(jì)過(guò)程中采用自頂向下、碼型轉(zhuǎn)換中的全數(shù)字鎖相環(huán)、通用異步收發(fā)器UART等關(guān)鍵技術(shù)。本設(shè)計(jì)使用VHDL描述，在此基礎(chǔ)之上采用專門的綜合軟件對(duì)設(shè)計(jì)進(jìn)行了綜合優(yōu)化，在FPGA芯片EP1K100上得以實(shí)現(xiàn)。通過(guò)驗(yàn)證證明該設(shè)計(jì)能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強(qiáng)的檢錯(cuò)能力。 最后設(shè)計(jì)了總線接口芯片測(cè)試系統(tǒng)，選擇TMS320LF2407作為主處理器，測(cè)試主要包括主處理器的自發(fā)自收驗(yàn)證，加入RS232串口調(diào)試過(guò)程提高測(cè)試數(shù)據(jù)的直觀性。驗(yàn)證的結(jié)果表明本文提出的設(shè)計(jì)方案是合理的。
上傳時(shí)間： 2013-06-04
上傳用戶：ayfeixiao
隨著我國(guó)國(guó)防現(xiàn)代化建設(shè)進(jìn)程的不斷深化，MIL-Std-1553B標(biāo)準(zhǔn)總線已經(jīng)廣泛應(yīng)用于各種軍事應(yīng)用領(lǐng)域。MIL-Std-1553B標(biāo)準(zhǔn)總線是我國(guó)上世紀(jì)八十年代引進(jìn)的一種現(xiàn)代化通訊總線，國(guó)內(nèi)稱為GJB289A-97。該總線技術(shù)以其高穩(wěn)定性和使用靈活等特點(diǎn)成為現(xiàn)代航空電子綜合系統(tǒng)所廣泛采用的通訊總線技術(shù)。 1553B總線接口模塊作為總線通訊的基本單元，其性能成為影響航電綜合系統(tǒng)整體性能的一個(gè)關(guān)鍵因素。目前國(guó)內(nèi)關(guān)于1553B總線通訊模塊的對(duì)外接口類型較多，而基于嵌入式處理芯片的接口設(shè)計(jì)并不多見。嵌入式設(shè)備具有體積小、重量輕、實(shí)時(shí)性強(qiáng)、功耗小、穩(wěn)定性好以及接口方便等優(yōu)點(diǎn)。 基于以上考慮，論文中提出了以DSP+FPGA為平臺(tái)實(shí)現(xiàn)MIL-Std-1553B總線的收發(fā)控制，通過(guò)收發(fā)控制器和變壓器實(shí)現(xiàn)MIL-Std-1553B總線的電氣連接。根據(jù)項(xiàng)目需求，設(shè)計(jì)分為硬件和軟件兩部分完成。在對(duì)MIL-Std-1553B總線協(xié)議進(jìn)行詳細(xì)研究后提出了總體設(shè)計(jì)方案原理圖。再根據(jù)方案需求設(shè)計(jì)各功能模塊。使用硬件描述語(yǔ)言VHDL對(duì)各功能模塊進(jìn)行邏輯和行為描述，最終實(shí)現(xiàn)在FPGA中，使其能夠完成1553B數(shù)據(jù)碼的接受、發(fā)送、轉(zhuǎn)換和與處理器的信息交換等功能。DSP部分采用的是TI公司的TMS320F2812，使用C語(yǔ)言進(jìn)行軟件的編譯，使其實(shí)現(xiàn)總體控制和通訊的調(diào)度等功能。 該方案經(jīng)過(guò)實(shí)際參與1553B總線通訊系統(tǒng)驗(yàn)證實(shí)驗(yàn)，證明各項(xiàng)技術(shù)指標(biāo)均達(dá)到預(yù)定的目標(biāo)，可以投入實(shí)際應(yīng)用。
上傳時(shí)間： 2013-04-24
上傳用戶：671145514
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
