亚洲精品国产精品乱码不99,狠狠做深爱婷婷综合一区,国产一区二区三区探花

System-on-a-<b>CHip</b>

基于P87C591的CAN總線系統智能節點設計

基于P87 C591的CAN總線系統智能節點設計Design of CAN System Intelligent Node Based on P87C591 給出了基于帶CAN控制器的單片8位微控制器P87C591的智能節點的硬件電路及軟件結構，詳細介紹了設計中的難點及實現過程中應注意的問題。關鍵詞:CAN總線;智能節點 Abstract:A h ardc ircuita nds oftw arec onfigurationo fth ei ntelligentnode based on a microcontroller with CAN controller P87C591 arepresented.E speciallyt hec ruxi nd esigninga ndt hep roblemst hatshould be paid attention in realizing are discussed in details.Keyw ords:C AN;in telligentn ode CA N 總線是德國Bosch從20世紀80年代初為解決現代汽車中眾多的控制與測試儀器之間的數據交換而開發的一種串行數據通信協議，它是一種多主總線，通信介質可以是雙絞線、同軸電纜或光導纖維。由于CAN總線具有較強的糾錯能力，支持差分收發，因而適合高噪聲環境。并具有較遠的傳輸距離，適用于許多領域的分布式測控系統。目前已在工業自動化、建筑物環境控制、醫療設備等許多領域得到廣泛的應用。CAN已成為國際標準化組織IS011898標準。

標簽： P87C591 CAN 總線系統智能節點

上傳時間： 2013-10-30

上傳用戶：xymbian
并行接口

7.1 并行接口概述并行接口和串行接口的結構示意圖并行接口傳輸速率高，一般不要求固定格式，但不適合長距離數據傳輸7.2 可編程并行接口芯片82C55 7.2.1 8255的基本功能 8255具有2個獨立的8位I/O口（A口和B口）和2個獨立的4位I/O（C口上半部和C口下半部），提供TTL兼容的并行接口。作為輸入時提供三態緩沖器功能，作為輸出時提供數據鎖存功能。其中，A口具有雙向傳輸功能。8255有3種工作方式，方式0、方式1和方式2，能使用無條件、查詢和中斷等多種數據傳送方式完成CPU與I/O設備之間的數據交換。B口和C口的引腳具有達林頓復合晶體管驅動能力，在1.5V時輸出1mA電流，適于作輸出端口。C口除用做數據口外，當8255工作在方式1和方式2時，C口的部分引腳作為固定的聯絡信號線。

標簽： 并行接口

上傳時間： 2013-10-25

上傳用戶：oooool
8255A可編程并行接口

并行接口電路：微處理器與I/O設備進行數據傳輸時均需經過接口電路實現系統與設備互連的匹配。并行接口電路中每個信息位有自己的傳輸線，一個數據字節各位可并行傳送，速度快，控制簡單。由于電氣特性的限制，傳輸距離不能太長。8255A是通用的可編程并行接口芯片，功能強，使用靈活。適合一些并行輸入/輸出設備的使用。8255A并行接口邏輯框圖三個獨立的8位I/O端口,口A、口B、口C?？贏有輸入、輸出鎖存器及輸出緩沖器。口B與口C有輸入、輸出緩沖器及輸出鎖存器。在實現高級的傳輸協議時，口C的8條線分為兩組，每組4條線，分別作為口A與口B在傳輸時的控制信號線。口C的8條線可獨立進行置1/置0的操作?？贏、口B、口C及控制字口共占4個設備號。8255A并行接口的控制字工作模式選擇控制字：口A有三種工作模式，口B有二種工作模式?？贑獨立使用時只有一個工作模式，與口A、口B配合使用時，作為控制信號線。三種工作模式命名為：模式0、模式1及模式2。模式 0 為基本I/O端口，模式1為帶選通的I/O端口，模式 2 為帶選通的雙向I/O端口。口A可工作在三種模式下，口B可工作在模式 0與模式 1下，口C可工作在模式0下或作為控制線配合口A、口B工作。

標簽： 8255A 可編程并行接口

上傳時間： 2013-11-07

上傳用戶：xitai
微機接口技術試題

微機接口技術試題：《微機接口技術》模擬試題一、選擇題：（每空1分，共20分）1． CPU與外設之間交換數據常采用、、和四種方式，PC機鍵盤接口采用傳送方式。 ⒉ 當進行DMA方式下的寫操作時，數據是從傳送到 __中。 ⒊ PC總線、ISA總線和EISA總線的地址線分別為：、和根。 ⒋ 8254定時/計數器內部有個端口、共有種工作方式。 ⒌8255的A1和A0引腳分別連接在地址總線的A1和A0，當命令端口的口地址為317H時，則A口、B口、C口的口地址分別為、、。 ⒍ PC微機中最大的中斷號是、最小的中斷號是。 ⒎PC微機中鍵盤是從8255的口得到按鍵數據。 ⒏ 串行通信中傳輸線上即傳輸_________，又傳輸_________。二、選擇題：（每題2分，共10分）⒈ 設串行異步通信每幀數據格式有8個數據位、無校驗、一個停止位，若波特率為9600B/S，該方式每秒最多能傳送（）個字符。 ① 1200 ② 150 ③ 960 ④ 120 2．輸出指令在I/O接口總線上產生正確的命令順序是（）。① 先發地址碼，再發讀命令，最后讀數據。② 先發讀命令、再發地址碼，最后讀數據。③ 先送地址碼，再送數據，最后發寫命令。④ 先送地址碼，再發寫命令、最后送數據。3 使用8254設計定時器，當輸入頻率為1MHZ并輸出頻率為100HZ時，該定時器的計數初值為（）。 ① 100 ② 1000 ③ 10000 ④ 其它 4 在PC機中5號中斷，它的中斷向地址是（）。 ① 0000H：0005H ② 0000H：0010H ③ 0000H：0014H ④ 0000H：0020H 5．四片8259級聯時可提供的中斷請求總數為（）。 ① 29個 ② 30個 ③ 31個 ④ 32個 6．下述總線中，組內都是外設串行總線為（）組。① RS-485、IDE、ISA。② RS-485、IEEE1394、USB。③ RS-485、PCI、IEEE1394。④ USB、SCSI、RS-232。 7. DMA在（）接管總線的控制權。① 申請階段 ② 響應階段 ③ 數據傳送階段 ④ 結束階段 8. 中斷服務程序入口地址是（）。 ① 中斷向量表的指針 ② 中斷向量 ③ 中斷向量表 ④ 中斷號

標簽： 微機接口技術試題

上傳時間： 2013-11-16

上傳用戶：xiaoxiang
雙單片機數據采集系統中TCPIP網絡模塊的實現

隨著微電子技術的飛速發展，電子產品越來越微型化，集成化，自動化，低廉化，進而推動著其它許多產業的發展。特別進人21世紀以來，生物技術與電子技術的結合，成為高科技領域的研究熱點。199()年由瑞士的Manz和Widmer首先提出的“微全分析系統”〔’〕(microto talan alysissy stems，即ptTAS)，通俗地稱為“建在芯片上的實驗室”(Lab on a chip)或簡稱芯片實驗室(Lab chip)，主要組成部分為電泳芯片，同時是進樣，分離和檢測為一體的微型裝置，其在電泳實驗中的高效檢測性能為生物化學分析儀器發展提供了一種借鑒。p.TAS廣泛應用于生物醫學、環境檢測、食品衛生、科學以及國防等眾多領域。目前應用的大多為多通道的毛細管電泳芯片，這也是芯片發展的一個必然趨勢。這不僅對電泳芯片本身的設計和制作提出了更高的要求，也對傳感器和數據處理技術提出了新的挑戰?？紤]成本，集成度，控制能力以及可靠性方面的因素，本系統采用單片機作為實時數據處理、控制以及通訊的硬件平臺。如果系統中既有實時的通信任務，同時又有其他實時任務，采用一個廉價的單片機，資源會比較緊張，不僅實現困難，結構復雜，而且效果可能不滿意。而采用高性能的處理器，又浪費了其有效資源，所以本系統采用兩個MCU協同工作，以并行/分布式多機的思想，構成了電泳芯片核心的雙單片機系統結構。微全分析系統進行的多項實時任務，可以劃分為以下幾個模塊:①采集模塊。負責對外圍檢驗設備進行控制以及對傳送過來的信號進行采集和分析;②交互模塊。通過液晶顯示，鍵盤掃描，以及打印等實現實驗人員對前端采集電路的交互操作;③雙單片機控制和通信模塊。協調雙單片機之間的數據傳輸和指令傳輸 ;④網絡傳輸模塊。其中一個單片機通過以太網發送接收數據到上位機。本文提出一種實時多任務的雙單片機控制和通信系統[31的設計，一個MCU基于TCP /IP網絡模塊的實現。

標簽： TCPIP 雙單片機數據采集系統網絡模塊

上傳時間： 2013-11-15

上傳用戶：wangdean1101
基于ST62單片機的稱重顯示控制器

一種基于ST62單片機的稱重顯示控制器A Weighing Display Controller Based on ST62 Single Chip Computer祛 FA(上海時博飛奧控制系統有限公司，上海201100)摘要在介紹了基于ST62單片機的基礎上，詳細描述了稱重顯控制器的硬件設計和軟件設計思路。該控制器結構簡單、操作方便、抗擾能力強等優點;具有較好的推廣應用價值。關鍵詞稱重顯示控制儀ST62單片機硬件設計軟件設計Abstract Ont heb asiso fin torductiono fST 62s inglec hipc omputer,th ed esignc oncrptof h ardwarea nds oftwarefo rw eighingd isplayc ontorleris d escrbed.The controler features simple structure, ease operation, powerful capability of anti-interference, etc.，it is wealth to be promoted into practicalapplicationsKeywords We妙噸display0 引言ST62s inglec hip Hardwared esign Softwaer design備份振蕩器，振蕩器保護電路，上電復位及低壓檢測復稱重顯示控制器是一種具有數字顯示、開關量輸出、定值控制和通信功能的以微機為操作核心的稱重控制裝置。它是電子衡器的重要基礎部件，直接影響電子衡器及電子稱重系統的功能和性能。與合適的傳感器及承重傳力復位系統組合可組成配料秤、料斗秤、定值秤、平臺秤、汽車秤等，廣泛應用于電力、化工、建筑、冶金、交通運輸、食品、軍工等部門，是進行自動稱重配料控制和生產過程自動化必不可少的重要檢測、控制裝置。隨著稱重計量自動化水平的提高，對稱重顯示控制器的要求也越來越高。為實現低漂移、高穩定，本控制器采用低漂移、高增益放大器AD620和高分辨率的A/D轉換器CS5550。為提高穩定性和可靠性，采用集成度高的、抗干擾能力強的ST62單片機。

標簽： ST 62 單片機稱重

上傳時間： 2013-10-29

上傳用戶：釣鰲牧馬
Analog Solutions for Altera FPGAs

Designing withProgrammable Logicin an Analog WorldProgrammable logic devices revolutionizeddigital design over 25 years ago,promising designers a blank chip todesign literally any function and programit in the field. PLDs can be low-logicdensity devices that use nonvolatilesea-of-gates cells called complexprogrammable logic devices (CPLDs)or they can be high-density devicesbased on SRAM look-up tables (LUTs)

標簽： Solutions Analog Altera FPGAs

上傳時間： 2013-11-08

上傳用戶：蟲蟲蟲蟲蟲蟲
XAPP806 -決定DDR反饋時鐘的最佳DCM相移

This application note describes how to build a system that can be used for determining theoptimal phase shift for a Double Data Rate (DDR) memory feedback clock. In this system, theDDR memory is controlled by a controller that attaches to either the OPB or PLB and is used inan embedded microprocessor application. This reference system also uses a DCM that isconfigured so that the phase of its output clock can be changed while the system is running anda GPIO core that controls that phase shift. The GPIO output is controlled by a softwareapplication that can be run on a PowerPC® 405 or Microblaze™ microprocessor.

標簽： XAPP 806 DDR DCM

上傳時間： 2013-10-15

上傳用戶：euroford
基于CPLD的QDPSK調制解調電路設計

為了在CDMA系統中更好地應用QDPSK數字調制方式，在分析四相相對移相（QDPSK)信號調制解調原理的基礎上，設計了一種QDPSK調制解調電路，它包括串并轉換、差分編碼、四相載波產生和選相、相干解調、差分譯碼和并串轉換電路。在MAX+PLUSⅡ軟件平臺上，進行了編譯和波形仿真。綜合后下載到復雜可編程邏輯器件EPM7128SLC84-15中，測試結果表明，調制電路能正確選相，解調電路輸出數據與QDPSK調制輸入數據完全一致，達到了預期的設計要求。 Abstract: In order to realize the better application of digital modulation mode QDPSK in the CDMA system， a sort of QDPSK modulation-demodulation circuit was designed based on the analysis of QDPSK signal modulation-demodulation principles. It included serial/parallel conversion circuit, differential encoding circuit, four-phase carrier wave produced and phase chosen circuit, coherent demodulation circuit, difference decoding circuit and parallel/serial conversion circuit. And it was compiled and simulated on the MAX+PLUSⅡ software platform,and downloaded into the CPLD of EPM7128SLC84-15.The test result shows that the modulation circuit can exactly choose the phase，and the output data of the demodulator circuit is the same as the input data of the QDPSK modulate. The circuit achieves the prospective requirement of the design.

標簽： QDPSK CPLD 調制解調電路設計

上傳時間： 2014-01-13

上傳用戶：qoovoop
基于FPGA的光纖光柵解調系統的研究

波長信號的解調是實現光纖光柵傳感網絡的關鍵，基于現有的光纖光柵傳感器解調方法，提出一種基于FPGA的雙匹配光纖光柵解調方法，此系統是一種高速率、高精度、低成本的解調系統，并且通過引入雙匹配光柵有效地克服了雙值問題同時擴大了檢測范圍。分析了光纖光柵的測溫原理并給出了該方案軟硬件設計，綜合考慮系統的解調精度和FPGA的處理速度給出了基于拉格朗日的曲線擬合算法。 Abstract: Sensor is one of the most important application of the fiber grating. Wavelength signal demodulating is the key techniques to carry out fiber grating sensing network， based on several existing methods of fiber grating sensor demodulation inadequate， a two-match fiber grating demodulation method was presented. This system is a high-speed， high precision， low-cost demodulation system. And by introducing a two-match grating effectively overcomes the problem of double value while expands the scope of testing. This paper analyzes the principle of fiber Bragg grating temperature and gives the software and hardware design of the program. Considering the system of demodulation accuracy and processing speed of FPGA，this paper gives the curve fitting algorithm based on Lagrange.

標簽： FPGA 光纖光柵解調系統

上傳時間： 2014-07-24

上傳用戶：caiguoqing