隨著信息產(chǎn)業(yè)的不斷發(fā)展,人們對數(shù)據(jù)傳輸速率要求越來越高,從而對數(shù)據(jù)發(fā)送端和接收端的性能都提出了更高的要求。接收機的一個重要任務就是在于克服各種非理想因素的干擾下,從接收到的被噪聲污染的數(shù)據(jù)信號中提取同步信息,并進而將數(shù)據(jù)正確的恢復出來。而數(shù)據(jù)恢復電路是光纖通信和其他許多類似數(shù)字通信領(lǐng)域中不可或缺的關(guān)鍵電路,其性能決定了接收端的總體性能。 目前,數(shù)據(jù)恢復電路的結(jié)構(gòu)主要有“時鐘提取”和“過采樣”兩種結(jié)構(gòu)?；凇斑^采樣”的數(shù)據(jù)恢復方法的關(guān)鍵是過采樣,即通過引入?yún)⒖紩r鐘,并增加時鐘源個數(shù)的方式來代替第一種方法中的“時鐘提取”。與“時鐘提取”的數(shù)據(jù)恢復方法相比,基于“過采樣”的數(shù)據(jù)恢復方法在性能上還有較大的差距,但是后者擁有高帶寬、立即鎖存能力、較低的等待時間和更高的抖動容限,更易于通過數(shù)字的方法實現(xiàn),實現(xiàn)更簡單,成本更低,并且這是一種數(shù)字化的模擬技術(shù)。如果能通過“過采樣”方法在普通的邏輯電路上實現(xiàn)622.08Mb/s甚至更高速率的數(shù)據(jù)恢復,并將它作為一個IP模塊來代替專用的時鐘恢復芯片,這無疑將是性能和成本的較好結(jié)合。 本文主要研究“過采樣”數(shù)據(jù)恢復電路的基本原理,通過全數(shù)字的設(shè)計方法,給出了在低成本可編程器件FPGA上實現(xiàn)數(shù)據(jù)恢復電路兩種不同的過采樣的實現(xiàn)方案,即基于時鐘延遲的過采樣和基于數(shù)據(jù)延遲的過采樣?；跁r鐘延遲的過采樣數(shù)據(jù)恢復電路方案,通過測試驗證,其最高恢復的數(shù)據(jù)傳輸率可達到640Mb/s。測試結(jié)果表明,采用該方案實現(xiàn)的時鐘恢復電路可工作在光纖通信系統(tǒng)STM-4速率級,即622.08MHz頻率上,各方面指標基本符合要求。
標簽：
FPGA
光接收機
數(shù)據(jù)恢復
電路
上傳時間：
2013-04-24
上傳用戶：axxsa
