用MATLAB 里的XILINX BLOCKS編寫, 實(shí)現(xiàn)Fibonacci sequence算法, 當(dāng)F為0時(shí), 輸出為0 F為1時(shí), 輸出為1 當(dāng)F為N 時(shí), 輸出為F的N-1 加上 F的N-2.
標(biāo)簽： Fibonacci sequence MATLAB BLOCKS
上傳時(shí)間： 2013-11-26
上傳用戶：亞亞娟娟123
詳細(xì)介紹了XILINX的ROM和其他方向的使用方法
標(biāo)簽： XILINX ROM 詳細(xì)介紹 方向
上傳時(shí)間： 2013-12-05
上傳用戶：奇奇奔奔
通過Xilinx Sparten3E Starter Kit驗(yàn)證程序，開發(fā)環(huán)境使用的是ISE9.1
標(biāo)簽： Sparten3E Starter Xilinx Kit
上傳時(shí)間： 2014-01-26
上傳用戶：ardager
在xilinx的ISE環(huán)境中配置一個(gè)DCM組件，可進(jìn)行查看程序運(yùn)行的時(shí)間。通過串口與終端設(shè)備相連
標(biāo)簽： xilinx ISE DCM 環(huán)境
上傳時(shí)間： 2013-12-19
上傳用戶：lili123
用于AES加密的testbench。產(chǎn)生激勵(lì)
標(biāo)簽： testbench AES 加密 激勵(lì)
上傳時(shí)間： 2013-12-24
上傳用戶：ynsnjs
Xilinx DDR2存儲(chǔ)器接口調(diào)試代碼，主頻167Mhz，嵌入了CHIPSCORP代碼。
標(biāo)簽： Xilinx DDR2 存儲(chǔ)器接口 代碼
上傳時(shí)間： 2016-06-27
上傳用戶：CSUSheep
Xilinx Virtex 4 ML405開發(fā)平臺(tái)的原理圖 設(shè)置引腳文件的時(shí)候可以用到
標(biāo)簽： Xilinx Virtex 405 ML
上傳時(shí)間： 2013-11-30
上傳用戶：AbuGe
簡單的testbench制作方法，對(duì)初學(xué)者有點(diǎn)幫助
標(biāo)簽： testbench
上傳時(shí)間： 2013-12-11
上傳用戶：xymbian
ucos II對(duì)xilinx的fx系列的power pc 405的板級(jí)支持包，包括port定義和板載控制，需另外下載cpu independent的ucos
標(biāo)簽： xilinx power ucos 405
上傳時(shí)間： 2016-06-29
上傳用戶：鳳臨西北
利用VERILOG編寫的基于XILINX的SPARTAN板的VGA接口顯示程序
標(biāo)簽： VERILOG SPARTAN XILINX VGA
上傳時(shí)間： 2013-12-21
上傳用戶：yyq123456789
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
