在數(shù)字化、信息化的時代，數(shù)字集成電路應(yīng)用得非常廣泛。隨著微電子技術(shù)和工藝的發(fā)展，數(shù)字集成電路從電子管、晶體管、中小規(guī)模集成電路、超大規(guī)模集成電路(VLSIC)逐步發(fā)展到今天的專用集成電路(ASIC)。但是ASIC因其設(shè)計(jì)周期長，改版投資大，靈活性差等缺陷制約著它的應(yīng)用范圍。可編程邏輯器件的出現(xiàn)彌補(bǔ)了ASIC的缺陷，使得設(shè)計(jì)的系統(tǒng)變得更加靈活，設(shè)計(jì)的電路體積更加小型化，重量更加輕型化，設(shè)計(jì)的成本更低，系統(tǒng)的功耗也更小了。FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPID等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 本論文撰寫的是用FPGA來實(shí)現(xiàn)無人小飛機(jī)系統(tǒng)中基帶信號的處理過程。整個信號處理過程全部采用VHDL硬件描述語言來設(shè)計(jì)，并用Modelsim仿真系統(tǒng)功能進(jìn)行調(diào)試，最后使用了Xilinx 公司可編程的FPGA芯片XC2S100完成，滿足系統(tǒng)設(shè)計(jì)的要求。 本文首先研究和討論了無線通信系統(tǒng)中基帶信號處理的總體結(jié)構(gòu)，接著詳細(xì)闡述了各個模塊的設(shè)計(jì)原理和方法，以及FPGA結(jié)果分析，最后就關(guān)鍵技術(shù)和難點(diǎn)作了詳細(xì)的分析和研究。本文的最大特色是整個系統(tǒng)全部采用FPGA的方法來設(shè)計(jì)實(shí)現(xiàn)，修改靈活，體積小，功耗小。本系統(tǒng)的設(shè)計(jì)包括了數(shù)字鎖相環(huán)、糾錯編解碼、碼組交織、擾碼加入、巴克碼插入、幀同步識別、DPSK調(diào)制解調(diào)及選擇了整體的時序，所有的組成部分都經(jīng)過了反復(fù)地修改和調(diào)試，取得了良好的數(shù)據(jù)處理效果，其關(guān)鍵之處與難點(diǎn)都得到了妥善地解決。本文分別在發(fā)射部分(編碼加調(diào)制)和接收部分(解調(diào)加解碼)相獨(dú)立和相聯(lián)系的情況下，獲得了仿真與實(shí)測結(jié)果。
標(biāo)簽： FPGA 無線通信系統(tǒng)
上傳時間： 2013-07-05
上傳用戶：acon
FPGA是一種可通過用戶編程來實(shí)現(xiàn)各種數(shù)字電路的集成電路器件。用FPGA設(shè)計(jì)數(shù)字系統(tǒng)有設(shè)計(jì)靈活、低成本，低風(fēng)險、面市時間短等好處。本課題在結(jié)合國際上FPGA器件方面的各種研究成果基礎(chǔ)上，對FPGA器件結(jié)構(gòu)進(jìn)行了深入的探討，重點(diǎn)對FPGA的互連結(jié)構(gòu)進(jìn)行了分析與優(yōu)化。FPGA器件速度和面積上相對于ASIC電路的不足很大程度上是由可編程布線結(jié)構(gòu)造成的，F(xiàn)PGA一般用大量的可編程傳輸管開關(guān)和通用互連線段實(shí)現(xiàn)門器件的連接，而全定制電路中僅用簡單的金屬線實(shí)現(xiàn)，傳輸管開關(guān)帶來很大的電阻和電容參數(shù)，因而速度要慢于后者。這也說明，通過優(yōu)化可編程連接方式和布線結(jié)構(gòu)，可大大改善電路的性能。本文研究了基于SRAM編程技術(shù)的FPGA器件中邏輯模塊、互連資源等對FPGA性能和面積的影響。論文中在介紹FPGA器件的體系構(gòu)架后，首先對開關(guān)矩陣進(jìn)行了研究，結(jié)合Wilton開關(guān)矩陣和Disioint開關(guān)矩陣的特點(diǎn)，得到一個連接更加靈活的開關(guān)矩陣，提高了FPGA器件的可布線性，接著本課題中又對通用互連線長度、通用互連線間的連接方式和布線通道的寬度等進(jìn)行了探討，并針對本課題中的FPGA器件，得出了一套適合于中小規(guī)模邏輯器件的通用互連資源結(jié)構(gòu)，仿真顯示新的互連方案有較好的速度和面積性能，在互連資源的面積和性能上達(dá)到一個很好的折中。 接下來課題中對FPGA電路的可編程邏輯資源進(jìn)行了研究，得到了一種邏輯規(guī)模適中的粗粒度邏輯塊簇，該邏輯塊簇采用類似Xilinx 公司的FPGA產(chǎn)品的LUT加觸發(fā)器結(jié)構(gòu)，使邏輯塊簇內(nèi)部基本邏輯單元的聯(lián)系更加緊密，提高了邏輯資源的功能和利用率。隨后我們還研究了IO模塊數(shù)目的確定和分布式SRAM結(jié)構(gòu)中編程電路結(jié)構(gòu)的設(shè)計(jì)，并簡單介紹了SRAM單元的晶體管級設(shè)計(jì)原理。最后，在對FPGA構(gòu)架研究基礎(chǔ)上，完成了一款FPGA電路的設(shè)計(jì)并設(shè)計(jì)了相應(yīng)的電路測試方案，該課題結(jié)合CETC58研究所的一個重要項(xiàng)目進(jìn)行，目前已成功通過CSMC0.6μm 2P2M工藝成功流片，測試結(jié)果顯示其完全達(dá)到了預(yù)期的性能。
標(biāo)簽： SRAM FPGA 器件設(shè)計(jì)
上傳時間： 2013-04-24
上傳用戶：6546544
本論文來自于863項(xiàng)目基于光互連自組織內(nèi)存服務(wù)體系(簡稱MemoryBox)。本文主要研究Memory Box系統(tǒng)中基于可重配置計(jì)算架構(gòu)，軟硬件攜同設(shè)計(jì)方法，在XILINX VIRTEX 2 Pro FPGA上設(shè)計(jì)實(shí)現(xiàn)嵌入式系統(tǒng)。由于嵌入式系統(tǒng)是Memory Box工作的平臺，所以硬件應(yīng)具有良好的擴(kuò)展性、靈活性，軟件應(yīng)具有優(yōu)良的穩(wěn)定性。在硬件平臺選型時，我們選擇的是基于高性能Xilinx VIRTEX2 Pro的自制開發(fā)板。嵌入式系統(tǒng)軟硬件開發(fā)平臺選用的是Xilinx EDK、ISE。內(nèi)核移植所用的交叉開發(fā)工具鏈為powerpc-405-linux-gnu。該交叉開發(fā)工具鏈工作在Red Hat Enterprise LINUX．AS 4平臺下。 本論文主要包括三部分工作：首先是硬件設(shè)計(jì)，其核心是EDK和ISE設(shè)計(jì)的SOPC工程；然后是嵌入式LINUX內(nèi)核移植與調(diào)試；最后完成存儲管理軟件的設(shè)計(jì)。完全用硬件實(shí)現(xiàn)系統(tǒng)要求的各種存儲管理功能極其困難。而通過移植內(nèi)核，存儲管理軟件以運(yùn)行在Linux內(nèi)核上的應(yīng)用軟件的形式實(shí)現(xiàn)了其功能。存儲管理軟件要解決共享沖突，負(fù)載均衡，遠(yuǎn)程內(nèi)存與本地內(nèi)存的地址一致性以及對海量內(nèi)存陣列的重新編址等問題，設(shè)計(jì)出較完善的Memory Box的存儲管理模型。
標(biāo)簽： FPGA 嵌入式系統(tǒng)
上傳時間： 2013-06-11
上傳用戶：tyler
近年來，隨著多媒體技術(shù)的迅猛發(fā)展，電子、計(jì)算機(jī)、通訊和娛樂之間的相互融合、滲透越來越多，而數(shù)字音頻技術(shù)則是應(yīng)用最為廣泛的技術(shù)之一。MP3(MPEG-1 Audio LayerⅢ)編解碼算法作為數(shù)字音頻的解決方案，在便攜式多媒體產(chǎn)品中得到了廣泛流行。 在已有的便攜式MP3系統(tǒng)實(shí)現(xiàn)方案中，低速處理器與專用硬件結(jié)合的SOC設(shè)計(jì)方案結(jié)合了硬件實(shí)現(xiàn)方式和軟件實(shí)現(xiàn)方式的優(yōu)點(diǎn)，具有成本低、升級容易、功能豐富等特點(diǎn)。IMDCT(反向改進(jìn)離散余弦變換)是編解碼算法中一個運(yùn)算量大調(diào)用頻率高的運(yùn)算步驟，因此適于硬件實(shí)現(xiàn)，以降低處理器的開銷和功耗，來提高整個系統(tǒng)的性能。 本文首先闡述了MP3音頻編解碼標(biāo)準(zhǔn)和流程，以及IMDCT常用的各種實(shí)現(xiàn)算法。在此基礎(chǔ)上選擇了適于硬件實(shí)現(xiàn)的遞歸循環(huán)實(shí)現(xiàn)方法，并在已有算法的基礎(chǔ)上進(jìn)行了改進(jìn)，減小了所需硬件資源需求并保持了運(yùn)算速度。接著提出了模塊總體設(shè)計(jì)方案，結(jié)合算法進(jìn)行了實(shí)現(xiàn)結(jié)構(gòu)的優(yōu)化，并在EDA環(huán)境下具體實(shí)現(xiàn)，用硬件描述語言設(shè)計(jì)、綜合、仿真，且下載到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中，在減小硬件資源的同時快速地實(shí)現(xiàn)了IMDCT，經(jīng)驗(yàn)證功能正確。
上傳時間： 2013-06-11
上傳用戶：亮劍2210
本文進(jìn)行了基于FPGA的GPS直序偽碼擴(kuò)頻接收機(jī)的設(shè)計(jì)和數(shù)字化硬件實(shí)現(xiàn)。論文首先對GPS衛(wèi)星導(dǎo)航定位系統(tǒng)進(jìn)行了分析，并對與數(shù)字化接收機(jī)直接相關(guān)聯(lián)的GPS信號中頻部分結(jié)合實(shí)際系統(tǒng)要求進(jìn)行了設(shè)計(jì)和分析，由此確定了數(shù)字化偽碼捕獲跟蹤接收機(jī)研制的具體要求，之后完成了接收機(jī)中頻數(shù)字化方案設(shè)計(jì)。同時對偽碼捕獲跟蹤后端的載波捕獲跟蹤的實(shí)現(xiàn)方案進(jìn)行了描述和分析。最后利用EDA工具在FPGA芯片上實(shí)現(xiàn)了GPS數(shù)字化接收機(jī)的偽碼捕獲跟蹤。 受工作環(huán)境的制約，GPS衛(wèi)星接收機(jī)系統(tǒng)首先表現(xiàn)為功率受限系統(tǒng)，接收機(jī)必須滿足在低信噪比條件下工作。同時接收機(jī)與衛(wèi)星間高動態(tài)產(chǎn)生的多普勒頻率，給接收機(jī)實(shí)現(xiàn)快速捕獲帶來了難度。通過仿真分析，綜合了實(shí)現(xiàn)難度和性能兩方面因素，針對小信噪比工作條件提出了改進(jìn)型的序貫偽碼捕獲實(shí)施方案。同時按照捕獲概率和時間的要求，對接收機(jī)偏壓、上、下門限、NCO增益等進(jìn)行了設(shè)計(jì)和仿真分析，確定了捕獲的數(shù)字化實(shí)現(xiàn)方案，偽碼跟蹤采用超前滯后環(huán)方案。捕獲完成后可使本地偽碼與接收偽碼的相對誤差保持在±1/4碼元范圍內(nèi)，而跟蹤環(huán)路的跟蹤范圍為±4/3碼元，保證了捕獲到跟蹤的可靠銜接，同時采用可變環(huán)路帶寬措施解決了跟蹤速度和精度的矛盾。 在數(shù)字化實(shí)現(xiàn)設(shè)計(jì)中，給出了詳細(xì)的數(shù)字化實(shí)現(xiàn)方案和分析，這樣在保證工作精度的同時盡量減少硬件資源的開銷，利用EDA工具，采用Veilog設(shè)計(jì)語言在Xilinx的VirtexII系列的XC2V500fg256的FPGA上完成數(shù)字化接收機(jī)偽碼捕獲跟蹤的實(shí)現(xiàn)，并在其開發(fā)平臺上對數(shù)字化接收機(jī)進(jìn)行了仿真驗(yàn)證，在給定的工作條件下達(dá)到了設(shè)計(jì)性能和指標(biāo)要求。
標(biāo)簽： FPGA GPS 中頻 數(shù)字接收機(jī)
上傳時間： 2013-04-24
上傳用戶：15510133306
電梯群控系統(tǒng)是一種控制三臺或以上電梯的控制系統(tǒng)，旨在提高對電梯乘客的服務(wù)質(zhì)量并減少成本，如：電梯的功耗。目前大多數(shù)的電梯群控系統(tǒng)采用的是“大廳呼叫指派”的方法來指派電梯去響應(yīng)乘客的呼梯。在這種方法中，電梯群控系統(tǒng)將根據(jù)目前建筑內(nèi)的客流量來選擇最合適的電梯。在充分研究了當(dāng)前普遍應(yīng)用的電梯群控算法后，本文提出了一種基于模糊算法的電梯群控算法，該算法可根據(jù)不同的客流量模式對整個建筑中的電梯群進(jìn)行派梯策略的調(diào)整，并在此基礎(chǔ)上，加入了經(jīng)驗(yàn)調(diào)整參數(shù)，使該算法增加了記憶調(diào)整功能。 本文在Matlab上對改進(jìn)的算法進(jìn)行了相關(guān)建模驗(yàn)證。驗(yàn)證結(jié)果表明，相比只是應(yīng)用類似模糊算法的電梯群控算法，本算法對于客流量模式相對穩(wěn)定的大型寫字樓等對群控系統(tǒng)要求比較嚴(yán)格的樓宇更為適用，即擁有更好的應(yīng)用前景。 本文還對所提出的算法在工程上采用FPGA進(jìn)行應(yīng)用做了一定的研究。在用C程序建立該算法的基礎(chǔ)上采用了在Xilinx VirtexII Pro開發(fā)板上運(yùn)行MicroBlaze軟IP核的方法對該算法進(jìn)行了調(diào)試并運(yùn)行成功。得到的運(yùn)行結(jié)果與用Matlab驗(yàn)證的結(jié)果一致。證明了該算法在工程上的可應(yīng)用性。
標(biāo)簽： FPGA 電梯群控系統(tǒng) 分
上傳時間： 2013-07-02
上傳用戶：壞壞的華仔
華為 FPGA設(shè)計(jì)高級技巧Xilinx篇.pdf 華為 Verilog基本電路設(shè)計(jì)指導(dǎo)書.pdf 華為 大規(guī)模邏輯設(shè)計(jì)指導(dǎo)書.pdf RD_射頻基礎(chǔ)知識培訓(xùn).pdf 華為C語言編程規(guī)范總則.pdf 華為EMC資料-94頁-2.5M.PDF 華為筆試題大全（史上最齊全）.doc 華為模擬電路上冊-117頁-1.1M-pdf版.pdf 華為模擬電路下冊-82頁-1.0M-pdf版.pdf
標(biāo)簽： 華為
上傳時間： 2013-07-28
上傳用戶：qulele
ChipScope Pro具有傳統(tǒng)邏輯分析儀的功能，是針對Xilinx Virtex Pro等系列FPGA的在線片內(nèi)信號分析工具，主要功能是通過JTAG口，實(shí)時、在線、方便地觀察到FPGA內(nèi)部的信號，給調(diào)試、故障定位提供極大的方便。ChipScope Pro的基本原理是利用FPGA中未使用的BlockRam,根據(jù)用戶設(shè)定的觸發(fā)條件將信號實(shí)時的保存到這些BlockRam中，然后通過JTAG口傳送到計(jì)算機(jī)，最后在計(jì)算機(jī)屏幕上顯示出時序波形。
上傳時間： 2013-05-22
上傳用戶：wangrijun
隨著計(jì)算機(jī)技術(shù)和通信技術(shù)的迅速發(fā)展，數(shù)字視頻在信息社會中發(fā)揮著越來越重要的作用，視頻傳輸系統(tǒng)已經(jīng)被廣泛應(yīng)用于交通管理、工業(yè)監(jiān)控、廣播電視、銀行、商場等多個領(lǐng)域。同時，F(xiàn)PGA單片規(guī)模的不斷擴(kuò)大，在FPGA芯片內(nèi)部實(shí)現(xiàn)復(fù)雜的數(shù)字信號處理系統(tǒng)也成為現(xiàn)實(shí)，因此采用FPGA實(shí)現(xiàn)視頻壓縮和傳輸已成為一種最佳選擇。 本文將視頻壓縮技術(shù)和光纖傳輸技術(shù)相結(jié)合，設(shè)計(jì)了一種基于無損壓縮算法的多路數(shù)字視頻光纖傳輸系統(tǒng)，系統(tǒng)利用時分復(fù)用和無損壓縮技術(shù)，采用串行數(shù)字視頻傳輸?shù)姆绞剑稍谝桓饫w中同時傳輸8路以上視頻信號。系統(tǒng)在總體設(shè)計(jì)時，確定了基于FPGA的設(shè)計(jì)方案，采用ADI公司的AD9280和AD9708芯片實(shí)現(xiàn)A/D轉(zhuǎn)換和D/A轉(zhuǎn)換，在FPGA里實(shí)現(xiàn)系統(tǒng)的時分復(fù)用/解復(fù)用、視頻數(shù)據(jù)壓縮/解壓縮和線路碼編解碼，利用光收發(fā)一體模塊實(shí)現(xiàn)電光轉(zhuǎn)換和光電轉(zhuǎn)換。視頻壓縮采用LZW無損壓縮算法，用Verilog語言設(shè)計(jì)了壓縮模塊和解壓縮模塊，利用Xilinx公司的IP核生成工具Core Generator生成FIFO來緩存壓縮/解壓縮單元的輸入輸出數(shù)據(jù)，光纖線路碼采用CIMT碼，設(shè)計(jì)了編解碼模塊，解碼過程中，利用數(shù)字鎖相環(huán)來實(shí)現(xiàn)發(fā)射與接收的幀同步，在ISE8.2和Modelsim仿真環(huán)境下對FPGA模塊進(jìn)行了功能仿真和時序仿真，并在Spartan-3E開發(fā)板和視頻擴(kuò)展板上完成了系統(tǒng)的硬件調(diào)試與驗(yàn)證工作，實(shí)驗(yàn)證明，系統(tǒng)工作穩(wěn)定，圖像清晰，實(shí)時傳輸效果好，可用于交通、安防、工業(yè)監(jiān)控等多個領(lǐng)域。 本文將視頻壓縮和線路碼編解碼在FPGA里實(shí)現(xiàn)，利用FPGA的并行處理優(yōu)勢，大大提高了系統(tǒng)的處理速度，使系統(tǒng)具有集成度高、靈活性強(qiáng)、調(diào)試方便、抗干擾能力強(qiáng)、易于升級等特點(diǎn)。
標(biāo)簽： FPGA 數(shù)字視頻 光纖傳輸系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：gzming
數(shù)字信號處理是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一。常用的實(shí)現(xiàn)高速數(shù)字信號處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實(shí)現(xiàn)能力強(qiáng)、速度快、設(shè)計(jì)靈活性好等眾多優(yōu)點(diǎn)，尤其在并行信號處理能力方面比DSP更具優(yōu)勢。在信號處理領(lǐng)域，經(jīng)常需要對多路信號進(jìn)行采集和實(shí)時處理，為解決這一問題，本文設(shè)計(jì)了基于FPGA的數(shù)據(jù)采集和處理系統(tǒng)。 本文首先介紹數(shù)字信號處理系統(tǒng)的組成和數(shù)字信號處理的優(yōu)點(diǎn)，然后通過FFT算法的比較選擇和硬件實(shí)現(xiàn)方案的比較選擇，進(jìn)行總體方案的設(shè)計(jì)。在硬件方面，特別討論了信號調(diào)理模塊、模數(shù)轉(zhuǎn)換模塊、FPGA芯片配置等功能模塊的設(shè)計(jì)方案和硬件電路實(shí)現(xiàn)方法。信號處理單元的設(shè)計(jì)以Xilinx ISE為軟件平臺，采用VHDL和IP核的方法，設(shè)計(jì)了時鐘產(chǎn)生模塊、數(shù)據(jù)滑動模塊、FFT運(yùn)算模塊、求模運(yùn)算模塊、信號控制模塊，完成信號處理單元的設(shè)計(jì)，并采用ModelSim仿真工具進(jìn)行相關(guān)的時序仿真。最后利用MATLAB對設(shè)計(jì)進(jìn)行驗(yàn)證，達(dá)到技術(shù)指標(biāo)要求。
標(biāo)簽： 同步數(shù)據(jù)采集 處理系統(tǒng)
上傳時間： 2013-07-07
上傳用戶：小火車?yán)怖怖?/p>
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
