各研究機(jī)構(gòu)提出了像素補(bǔ)償電路用于改善OLED的均勻性和穩(wěn)定性等問(wèn)題,文中對(duì)目前采用有源OLED的α-Si TFT和p-Si TFT的各種像素補(bǔ)償電路進(jìn)行了分析。分析結(jié)果表明,文中設(shè)計(jì)方案取得了一定的效果,但尚存不足。
標(biāo)簽： AMOLED TFT 穩(wěn)定性 像素
上傳時(shí)間： 2013-11-21
上傳用戶：pioneer_lvbo
文章在分析電路噪聲、等效噪聲輸入帶寬和自動(dòng)增益控制原理的基礎(chǔ)上, 介紹了一種低頻接收機(jī)自動(dòng)增益控制電路的設(shè)計(jì)。
標(biāo)簽： 低頻接收機(jī) 自動(dòng)增益 控制電路 分
上傳時(shí)間： 2014-12-23
上傳用戶：shfanqiwei
分析了ZCS PWM DC/DC變換器電路的工作原理,探討了主要參數(shù)的設(shè)定,并建立了基于Matlab的仿真模型,通過(guò)選擇參數(shù)對(duì)仿真模型和程序進(jìn)行校核和調(diào)試.
上傳時(shí)間： 2013-11-02
上傳用戶：diets
研究了一種利用corid 算法的矢量及旋轉(zhuǎn)模式對(duì)載波同步中相位偏移進(jìn)行估計(jì)并校正的方法.設(shè)計(jì)并實(shí)現(xiàn)了基于corid 算法的數(shù)字鎖相環(huán).通過(guò)仿真驗(yàn)證了設(shè)計(jì)的有效性和高效性.
標(biāo)簽： 載波同步 設(shè)計(jì)方案 鎖相環(huán)
上傳時(shí)間： 2013-11-21
上傳用戶：吾學(xué)吾舞
采用微波仿真軟件AWR對(duì)電路結(jié)構(gòu)進(jìn)行了優(yōu)化和仿真,結(jié)果顯示,在5～12 GHz頻帶內(nèi),復(fù)合晶體管結(jié)構(gòu)的輸出阻抗值更穩(wěn)定,帶寬得到有效擴(kuò)展,最高增益達(dá)到11 dB,帶內(nèi)波動(dòng)<0.5 dB,在9 GHz工作頻率時(shí),其1 dB壓縮點(diǎn)處的輸出功率為26 dBm。
上傳時(shí)間： 2013-11-04
上傳用戶：marten
針時(shí)引起電磁干技的主要因素一縫隙．本文提出了縫隙轉(zhuǎn)移阻抗等效建模方法，并在文中詳細(xì)論述，為快速、正確預(yù)測(cè)電于設(shè)備中電磁兼容的性能提供方法和理論依據(jù)。
標(biāo)簽： 電子設(shè)備 仿真 模型研究 電磁兼容
上傳時(shí)間： 2013-10-25
上傳用戶：hullow
設(shè)計(jì)一種壓控電壓源型二階有源低通濾波電路,并利用Multisim10仿真軟件對(duì)電路的頻率特性、特征參量等進(jìn)行了仿真分析,仿真結(jié)果與理論設(shè)計(jì)一致,為有源濾波器的電路設(shè)計(jì)提供了EDA手段和依據(jù)。
上傳時(shí)間： 2013-11-12
上傳用戶：名爵少年
文中在闡釋電磁干擾及電磁兼容性的基礎(chǔ)上,結(jié)合工程實(shí)踐,分析了處于強(qiáng)電磁環(huán)境中的節(jié)目傳輸調(diào)度系統(tǒng)干擾信號(hào)的耦合路徑,就抑制系統(tǒng)內(nèi)外的電磁干擾、改善和提高系統(tǒng)的電磁兼容性指標(biāo)的措施進(jìn)行了論證。
標(biāo)簽： 傳輸 調(diào)度系統(tǒng) 電磁兼容性
上傳時(shí)間： 2014-01-13
上傳用戶：summery
基于遺傳算法的組合邏輯電路的自動(dòng)設(shè)計(jì)，依據(jù)給出的真值表，利用遺傳算法自動(dòng)生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性，采用軟件實(shí)現(xiàn)的方法在速度上往往受到本質(zhì)是串行計(jì)算的計(jì)算機(jī)制約，因此采用硬件化設(shè)計(jì)具有重要的意義。為了證明基于FPGA的遺傳算法的高效性，設(shè)計(jì)了遺傳算法的各個(gè)模塊，實(shí)現(xiàn)了基于FPGA的遺傳算法。
標(biāo)簽： FPGA 算法 電路設(shè)計(jì) 組合邏輯
上傳時(shí)間： 2014-01-08
上傳用戶：909000580
以某高速實(shí)時(shí)頻譜儀為應(yīng)用背景，論述了5 Gsps采樣率的高速數(shù)據(jù)采集系統(tǒng)的構(gòu)成和設(shè)計(jì)要點(diǎn)，著重分析了采集系統(tǒng)的關(guān)鍵部分高速ADC（analog to digital，模數(shù)轉(zhuǎn)換器）的設(shè)計(jì)、系統(tǒng)采樣時(shí)鐘設(shè)計(jì)、模數(shù)混合信號(hào)完整性設(shè)計(jì)、電磁兼容性設(shè)計(jì)和基于總線和接口標(biāo)準(zhǔn)（PCI Express）的數(shù)據(jù)傳輸和處理軟件設(shè)計(jì)。在實(shí)現(xiàn)了系統(tǒng)硬件的基礎(chǔ)上，采用Xilinx公司ISE軟件的在線邏輯分析儀（ChipScope Pro）測(cè)試了ADC和采樣時(shí)鐘的性能，實(shí)測(cè)表明整體指標(biāo)達(dá)到設(shè)計(jì)要求。給出上位機(jī)對(duì)采集數(shù)據(jù)進(jìn)行處理的結(jié)果，表明系統(tǒng)實(shí)現(xiàn)了數(shù)據(jù)的實(shí)時(shí)采集存儲(chǔ)功能。
標(biāo)簽： Gsps 高速數(shù)據(jù) 采集系統(tǒng)
上傳時(shí)間： 2014-11-26
上傳用戶：黃蛋的蛋黃
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
