內含fulladder結構檔,電路檔,測試檔(TestBench)以及執行檔(.do)
標簽： fulladder TestBench do
上傳時間： 2016-11-25
上傳用戶：wxhwjf
vhdl的TestBench編寫的文檔，英文版的，可以看懂
標簽： TestBench vhdl 編寫 文檔
上傳用戶：bakdesec
這是講述如何編寫TestBench的，我認為很經典的。值得一看
標簽： TestBench 編寫
上傳時間： 2013-12-26
上傳用戶：hewenzhi
ritting TestBench 入門級的還有XILINX的一篇文檔how to write a TestBench。 你看看這個，看思想。
標簽： TestBench ritting XILINX write
上傳時間： 2014-01-08
上傳用戶：cursor
雙口Ram的VHDL TestBench
標簽： TestBench VHDL Ram 雙口
上傳時間： 2014-01-24
上傳用戶：yph853211
Writing TestBenches classic book in verilog TestBench
標簽： TestBenches TestBench Writing classic
上傳時間： 2014-08-03
上傳用戶：ddddddos
是用verilog寫得加法器以及計數器里面有測試文件（TestBench），對于初學者來說這個可以用來參考下
標簽： TestBench verilog 加法器 計數器
上傳時間： 2014-01-16
上傳用戶：天涯
用于verlilog自動產生TestBench的腳本 用法：gen_tb <yourfilename>
標簽： yourfilename TestBench verlilog gen_tb
上傳時間： 2014-01-23
上傳用戶：541657925
how to write TestBench,use vhdl
標簽： TestBench write vhdl how
上傳時間： 2017-01-24
上傳用戶：athjac
夏宇聞8位RISC_CPU的完整代碼+TestBench（已調試） modelsim工程文件，包括書中所測試的三個程序和相關數據，絕對可用~所有信號名均遵從原書。在論壇中沒有找到TestBench的，只有一個mcu的代碼，但很多和書中的是不一樣的，自己改了下下~`````大家多多支持啊~`我覺得書中也還是有些不盡如人意的地方，如clk_gen.v中clk2,clk4是沒有用的，assign clk1=~clk再用clk1的negedge clk1來觸發各個module也是不太好的，會使時序惡化，綜合時很可能會setup vio的，所以覺得直接用clk的上升沿來觸發各個module比較好
標簽： TestBench RISC_CPU modelsim 8位
上傳用戶：ippler8
蟲蟲下載站版權所有 京ICP備2021023401號-1
