<strike id="wwg44"></strike>
digilent提供的基于vivado的xilinx ip核，包含常用的hdmi解碼ip等文件
上傳時間： 2022-07-26
上傳用戶：trh505
該文檔為verilog-testbench教程總結文檔，是一份不錯的參考資料，感興趣的可以下載看看，，，，，，，，，，，，，，，，，
標簽： verilog
上傳時間： 2022-07-27
上傳用戶：
隨著FPGA技術的發(fā)展，在FPGA上實現(xiàn)片上系統(tǒng)在技術上已經(jīng)可能?；贔PGA片上系統(tǒng)開發(fā)已成為目前FPGA應用的一個熱點。但是基于FPGA片上系統(tǒng)對使用者的知識要求比較高，使用流程比較復雜，參考資料不多。成為目前開發(fā)者應用的瓶頸。本書針對基于FPGA片上系統(tǒng)開發(fā)的核心，用戶IP的開發(fā)，并結合XILINX的嵌入式開發(fā)工具EDK，詳細講解了怎么去開發(fā)和調試客戶自己的用戶硬件外設（用戶IP），使得開發(fā)者可以很快地熟練使用EDK，進行自己的片上系統(tǒng)開發(fā)。書中內容主要針對嵌入式用戶硬件外設的開發(fā)流程和調試方法，不涉及開發(fā)語言的細節(jié)。在使用本書前必須熟練掌握硬件描述語言。本書基于XILINX的嵌入式開發(fā)平臺，講解了嵌入式系統(tǒng)的基本概念：FPGA原理和MicroBlaze處理器和最新的多端口內存控制器（MPMC）。以基于3個不同總線和接口的試驗，詳細講述了怎樣開發(fā)用戶自定義IP。本書前三章以基本概念介紹為主。后四章以試驗為主，分別介紹了在XILINX嵌入式開發(fā)平臺上常用接口上用戶IP開發(fā)的實現(xiàn)：第4章是介紹了EDK工具的使用流程；第5章是PLB總線的用戶IP的開發(fā)；第6章是FSL總線的用戶IP的開發(fā)；第7章是多端口內存控制器（mpmc）中NPI接口的用戶IP的開發(fā)。
標簽： xilinx fpga 嵌入式系統(tǒng)
上傳時間： 2022-07-28
上傳用戶：
Xilinx EDK是一個囊括所有用于設計嵌入式編程系統(tǒng)的解決方案。這個預配置的套件包括了Platform Studio工具以及您用嵌入式IBM PowerPC? 硬件處理器核和/或Xilinx MicroBlaze?軟處理器核進行Xilinx平臺FPGA設計時所需的技術文檔和IP.
上傳時間： 2013-05-17
上傳用戶：eeworm
XILINX ISE是一款專業(yè)的電子設計套件，使用他可以達到最佳的硬件設計，XILINX ISE 14.7是目前的最新版本，全面支持win8和win8.1系統(tǒng)，同時還包含了許可證文件，不必為注冊而發(fā)愁。
上傳時間： 2013-07-24
上傳用戶：eeworm
xilinx ise是一款專業(yè)的電子設計套件，xilinx ise 14.4版本體積6.2G，配合許可證文件就可以注冊成功。
標簽： 光電器件
上傳時間： 2013-08-01
上傳用戶：eeworm
Xilinx ISE Design Suite是利用新技術來降低總設計成本的電子設計套件軟件，并且實現(xiàn)了比任何其它 PLD 解決方案更高的性能。
上傳時間： 2013-06-15
上傳用戶：eeworm
本書以FPGA/CPLD設計流程為主線，闡述了如何合理地利用ISE設計平臺集成的各種設計工具，高效地完成FPGA/CPLD的設計方法與技巧。全書在介紹FPGA/CPLD概念和設計流程的基礎上，依次論述了工程管理與設計輸入、仿真、綜合、約束、實現(xiàn)與布局布線、配置調試等主要設計步驟在ISE集成環(huán)境中的實現(xiàn)方法與技巧。 本書立足于工程實踐，結合作者多年工作經(jīng)驗，選用大量典型實例，并配有一定數(shù)量的練習題。本書配套光盤收錄了所有實例的完整工程目錄、源代碼、詳細操作步驟和使用說明，利于讀者邊學邊練，提高實際應用能力。 本書可作為高等院校通信工程、電子工程、計算機、微電子與半導體學等專業(yè)的教材，也可作為硬件工程師和IC工程師的實用工具書。
標簽： Xilinx-ISE FPGA CPLD 71.7
上傳時間： 2013-06-24
上傳用戶：gut1234567
隨著信息技術的飛速發(fā)展，數(shù)據(jù)吞吐量急劇增長，要求有更高的傳輸速度，來滿足大量數(shù)據(jù)的傳輸，而原有的并行數(shù)據(jù)傳輸總線結構上存在自身無法克服的缺陷，在高頻環(huán)境下容易串擾，而增大誤碼率。SATA串行總線技術應運而生。作為一種新型的總線接口，它提供了高達3.0Gbps的數(shù)據(jù)傳輸速率，使用8B/10B編碼格式，采用LVDS NRZ串行數(shù)據(jù)傳輸方式，有良好的抗干擾性能，有更強的達到32位的循環(huán)冗余校驗，并且提供了良好的物理接口特性，支持熱拔插，代表著計算機總線接口技術的發(fā)展方向。FPGA作為一種低功耗的半導體器件，在高頻工作環(huán)境中有優(yōu)良的性能，將處理器與低功耗FPGA結合起來使用是數(shù)據(jù)存儲應用的趨勢，這樣能夠使得接口方案更加靈活。而在眾多FPGA器件中，Xilinx公司的Virtex-4平臺內部集成了PowerPC高性能處理器，并且其中提供了Rocket IO MGT這種嵌入式的多速率串行收發(fā)器，能夠以6.25-622Mb/s的速度傳送數(shù)據(jù)，并且支持包括SATA協(xié)議在內的多種串行通信協(xié)議。 本文從物理層、鏈路層、傳輸層分析了SATA1.0技術的接口協(xié)議，在此基礎提出滿足協(xié)議需求和適合FPGA設計的設計方案，并給出總體設計框圖，依照FPGA的設計方法，采用Xilinx公司的Virtex-4設計了一個符合SATA1.0接口協(xié)議的嵌入式存儲裝置，實現(xiàn)數(shù)據(jù)的存儲，仿真運行結果正常。
標簽： SerialATA FPGA 嵌入式系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：sz_hjbf
隨著計算機網(wǎng)絡與嵌入式控制技術的迅速發(fā)展，作為傳統(tǒng)運輸行業(yè)的鐵路系統(tǒng)對此也有了新的要求，列車通信網(wǎng)絡應運而生。經(jīng)過多年的發(fā)展，國際電工委員會(IEC)為了規(guī)范列車通信網(wǎng)絡，于1999年通過了IEC61375-1標準。該標準將列車通信網(wǎng)絡分為兩條總線：絞線式列車總線(WTB)和多功能車輛總線(MVB)。MVB是一個標準通信介質，為掛在其上的設備傳輸和交換數(shù)據(jù)。而多功能車輛總線控制器(MVBC)是MVB與MVB實際物理層之間的接口，其主要實現(xiàn)MVB數(shù)據(jù)鏈路層的功能。由于該項關鍵技術仍被國外公司壟斷，因此開發(fā)具有自主知識產(chǎn)權的MVBC迫在眉睫。 鑒于上述原因，本文深入研究了IEC61375-1標準。根據(jù)MVBC的技術特點，本文提出了使用FPGA來實現(xiàn)其具體功能的方案。掛在MVB總線上的設備分為五類，他們的功能各不相同。而支持4類設備的MVBC具有設備狀態(tài)、過程數(shù)據(jù)、消息數(shù)據(jù)通信和總線管理功能，并且兼容2類和3類設備。本文的目的就是用FPGA實現(xiàn)支持4類設備的MVBC。 本文采用自頂向下的設計方法。整個MVBC主要劃分為：編碼模塊、譯碼模塊、冗余控制模塊、報文分析單元、通信存儲控制器、主控制單元、地址邏輯模塊。在整個開發(fā)流程中，使用Xilinx的ISE集成開發(fā)環(huán)境。使用Verilog HDL硬件描述語言對上述各個模塊進行RTL級描述，并用Synplify Pro進行綜合。最后，在ModelSim中對各個模塊進行了布線后仿真和驗證。 在實驗室條件下，通過嚴格的仿真驗證后，其結果證明了本文設計的模塊達到了IEC61375-1標準的要求。因此，用FPGA實現(xiàn)MVBC這一方案具有可操作性。 關鍵詞：列車通信網(wǎng)；多功能車輛總線；多功能車輛總線控制器；現(xiàn)場可編程門陣列
上傳時間： 2013-07-18
上傳用戶：wxhwjf
