電力電子系統的集成化是現今電力電子技術發展的趨勢，系統的模塊化和標準化技術是目前電力電子領域的重要研究方向。研究基于電力電子網絡的變流系統，對復雜電力電子裝置的系統級集成具有重要意義，是電力電子系統集成技術的基本組成部分。本文從變流系統的功率流和信息流雙重分布性的角度出發。對電力電子系統網絡（Power Electronics System Network，PES—Net）的模型和變流系統的通信需求進行分析，提出實時電力電子系統網絡（Real—time power electronics system network，RT—PES—Net）；并對基于新網絡的分布式控制及管理方案和模塊化軟件方案等內容進行系統的研究，提出基于棧操作的實時軟件構建方案。本文的研究將為變流系統的控制結構和軟件方案標準化提供參考和理論依據，為應用系統的集成提供解決方案。 復雜中大功率變流系統是網絡化分布式控制系統的應用對象。首先，論文以復雜系統為研究對象，分析了應用系統的功率流和信息流在空間結構上的對偶關系和雙重分布的特性；在電力電子集成模塊（Power Electronics Building Blocks，PEBB）的基礎上，研究了變流系統的網絡化分布式控制方案，并得出系統組構的初步構想，總結出適合復雜電力電子系統集成的標準化理論。 接著，論文對電力電子網絡模型進行了研究。分析了現有各類總線網絡和目前用于電力電子應用系統的網絡，從結構、速率和協議等各個方面將兩類網絡進行了系統的對比。明確了電力電子系統網絡（PES—Net）的定義，分析并總結復雜電力電子實時系統所需網絡必需具備的條件。根據現有網絡技術背景，綜合控制結構和網絡需求，提出了電力電子系統網絡（PES—Net）的模型。 為滿足變流系統的實時控制，論文對分布式控制結構的通信需求進行了研究。以網絡控制系統（Networked Control System，NCS）為背景，對變流器系統控制信息延時因素進行了分析；通過對典型電力電予系統的分析，歸納和總結了系統的控制功能和控制內容，對系統不同層次的控制任務進行了響應時間需求分析和網絡的分層配置；通過對仿真結果的分析，研究了應用系統內模塊控制信息延時對不同應用系統的性能影響和對開關頻率的限制。根據變流系統對控制延時的接受程度，將電力電子復雜系統歸為兩大類：1）零延時系統；2）定延時系統。針對上述兩類系統，論文給出了電力電子網絡（PES—Net）的通道容量和應用系統開關周期的計算方法。 論文對開放式、分布式的電力電子系統網絡（PES—Net）的硬件組成和同步方案進行了研究，提出新的實時網絡和系統級集成方案。根據主節點和從節點的控制任務需求，分別從功能和系統結構的角度對開放式網絡的硬件構成進行研究；根據控制系統的接口需求分析，對節點的通用性設計進行重點討論。針對網絡的同步問題，本文分析了簡單有效的解決方法，即基于數據結構的同步補償方案；此外，論文提出基于實時高速電力電子系統同絡（RT-PES-Net）的同步方案，研究適合變流器實時控制的網絡結構和相應的硬件配置。根據應用控制和通信系統所需的各種操作，論文對實時網絡的管理進行了討論，研究了信息幀管理和相應的硬件設置，并對各種工作模式下所需的通信時間進行了計算和比較。基于實時網絡系統及其管理方案，論文給出了組構以PEBB為基礎的變流系統的方案。 論文對基于RT-PES-Net的模塊化軟件方案進行了研究。首先，將控制軟件與功率硬件進行解耦，使得軟件設計與硬件部分分離。在分析電力電子軟件特性的前提下，論文提出基于棧操作的模塊化軟件方案，增加子程序實時構件的內聚性；對軟件模塊化的通用性進行研究，分析模塊接口參數和變量的申明和配置，并研究參數的定標，對構件進行分類；分析子程序實時構件在執行速度上的優點。論文對電力電子系統控制軟件（Powerr Electronics System Control Software，PES-CS）的組構和集成進行研究，簡化軟件主框架。 最后，論文分別對RT-PES-Net和模塊化軟件方案進行了相應的實驗研究和分析。論文對提出的實時電力電子系統網絡（RT-PES-Net）進行了通信實驗，將新網絡拓撲對變流系統的延時影響與舊網絡系統的延時影響進行比較，總結新網絡系統在控制實時性、提高開關頻率、網絡可擴展性和管理靈活度等方面的優勢。論文針對RT-PES-Net進行應用研究，驗證該網絡可解決網絡通信失步所造成的問題。論文對基于通用型實時構件和棧操作的模塊化軟件方案進行實驗驗證，為標準化軟件庫的建立和系統級集成提供參考方案。 網絡化的控制結構研究是復雜電力電子系統級集成研究的關鍵。本課題針對復雜變流系統提出了實時電力電子系統網絡（RT-PES-Net），并以該網絡為基礎對分布式控制結構及相應的網絡化管理方案和模塊化軟件方案展開一系列研究，為電力電子控制系統提供標準化、開放式的網絡參考體系，并以此結構來快速構建終端復雜變流系統，為實現標準的應用系統組構提供參考方案，有助于解決電力電子標準化推廣所面臨的難題。論文為應用系統的即插即用和動態重構提供了研究基礎，從而為最終實現復雜變流器的應用系統級集成提供系統化的理論和方法依據。同時，論文的研究開拓了電力電子系統集成和標準化研究的一個新方向。
上傳時間： 2013-06-15
上傳用戶：silenthink
Linux操作指導專題(華為內部培訓資料),pdf
上傳時間： 2013-04-24
上傳用戶：1079836864
這個是uC/OS-II的教程，希望對大家能有幫助。我現在學校里也正在學習嵌入式。
標簽： uCosII
上傳時間： 2013-06-05
上傳用戶：shinnsiaolin
本課題是在課題組已實現的高速串行通信平臺的基礎上，進一步引伸，設計開源的PCI軟核通信模塊替代Xilinx公司提供的LogiCORE PCI核，力求在從模式下，做到占用資源更少，傳輸速度更快，也為以后實現更完整的功能提供平臺。 本文以此為背景，基于FPGA平臺，搭建以開源的PCI軟核為核心的串行通信接口平臺，使其成為PCI總線與用戶邏輯之間的橋梁，使用戶邏輯避開與復雜的PCI總線協議。本課題采用Spartan-II FPGA芯片XC2S200-6FG456C系統開發板作為串行通信接口的硬件實驗平臺，實現了支持配置讀/寫交易、單數據段讀/寫、突發模式讀/寫、命令/地址譯碼功能和數據傳送錯誤檢測與處理功能的PCI軟核。 本文主要闡述了以PCI軟核為核心的串行通信平臺的實現，首先介紹了PCI軟核的編程語言、軟件工具和硬件實驗平臺Spartan-II FPGA芯片XC2S200-6FG456C系統開發板。然后，介紹了PCI總線命令、PCI軟核所支持的功能、PCI軟核兩側信號的定義、PCI軟核配置模塊以及探討了PCI軟核的狀態機接收、發送數據等過程，分析了PCI軟核的數據收發功能仿真，主要包括配置讀/寫交易、單數據段模式讀/寫和突發模式讀/寫的仿真圖形，并闡述了管腳約束的操作流程。最后介紹PCI軟核模塊的WDM驅動，內容包括驅動程序簡介、驅動程序的開發、中斷處理、驅動程序與應用程序之間的通信以及應用程序操作。最后，對PCI軟核的各種性能進行了比較分析。整個模塊設計緊湊，完成在實驗平臺上的數據發送。 設計選用硬件描述語言VerilogHDL，在開發工具Xilinx ISE7.1中完成整個系統的設計、綜合、布局布線，利用Modelsim進行功能及時序仿真，使用DriverWorks為PCI軟核編寫WinXP下的驅動程序，用VC++6.0編寫相應的測試應用程序。之后，將FPGA設計下載到Spanan-II FPGA芯片XC2S200-6FG456C系統開發板中運行。 文章最后指出工作中的不足之處和需要進一步完善的地方。
上傳時間： 2013-04-24
上傳用戶：sc965382896
DDR2 SDRAM是目前內存市場上的主流內存。除了通用計算機系統外，大量的嵌入式系統也紛紛采用DDR2內存，越來越多的SoC系統芯片中會集成有DDR2接口模塊。因此，設計一款匹配DDR2的內存控制器將會具有良好的應用前景。 論文在研究了DDR2的JEDEC標準的基礎上，設計出DDR2控制器的整體架構，采用自項向下的設計方法和模塊化的思想，將DDR2控制器劃分為若干模塊，并使用Verilog HDL語言完成DDR2控制器IP軟核中初始化模塊、配置模塊、執行模塊和數據通道模塊的RTL級設計。根據在設計中遇到的問題，對DDR2控制器的整體架構進行改進與完善。在分析了Altera數字PHY的基本性能的基礎上，設計DDR2控制器與數字PHY的接口模塊。搭建DDR2控制器IP軟核的仿真驗證平臺，針對設計的具體功能進行仿真驗證，并實現在Altera Stratix II GX90開發板上對DDR2存儲芯片基本讀/寫操作控制的FPGA功能演示。 論文設計的DDR2控制器的主要特點是： 1.支持數字PHY電路，不需要實際的硬件電路就完成DDR2控制器與DDR2存儲芯片之間的物理層接口，節約了設計成本，縮小了硬件電路的體積。 2.將配置口從初始化模塊中分離出來，簡化了具體操作。 3.支持多個DDR2存儲芯片，使得DDR2控制器的應用范圍更為廣闊。 4.支持DDR2的三項新技術，充分發揮DDR2內存的特性。 5.自動DDR2刷新控制，方便用戶對DDR2內存的控制。
上傳時間： 2013-06-10
上傳用戶：ynzfm
MP3音樂是目前最為流行的音樂格式，因其音質、復雜度與壓縮比的完美折中，占據著廣闊的市場，不僅在互聯網上廣為流傳，而且在便攜式設備領域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實時性、面積等約束條件下，研究MP3解碼電路的設計方法，實現FPGA原型芯片，研究MP3原型芯片的驗證方法。 論文的主要貢獻如下： (1)使用算法融合方法合并MP3解碼過程的相關步驟，以減少緩沖區存儲單元的容量和訪存次數。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內部的三個算法步驟融合在一起進行設計，可以省去存儲中間計算結果的緩存區單元。 (2)反量化、立體聲處理等模塊中，采用流水線設計技術，設置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續訪問公共緩存技術，合理規劃各計算子模塊的工作時序，將數據計算的時間隱藏在訪存過程中；充分利用頻率線的零值區特性，有效地減少數據計算量，加快了數據處理的速度。 (3)設計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設計RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發板為平臺，實現MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統頻率可達69.6MHz，充分滿足了MP3解碼過程的實時性要求。實驗結果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質良好。
上傳時間： 2013-07-01
上傳用戶：xymbian
通用異步收發器UART(Universal Asynchronous Receiver/Transmitter)是廣泛使用的串行傳輸協議。串行外設用到異步串行接口一般采用專用集成電路實現。但是這類芯片一般包含許多輔助模塊，而時常不需要使用完整的UART的功能和輔助功能，或者當在FPGA上設計時，需要將UART功能集成到FPGA內部而不能使用芯片。藍牙主機控制器接口則是實現主機設備與藍牙模塊之間互操作的控制部件。當在使用藍牙設備的時候尤其是在監控場所，接口控制器在控制數據與計算機的傳輸上就起了至關重要的作用。 論文針對信息技術的發展和開發過程中的實際需要，設計了一個藍牙HCI-UART(Host Controller Interface-Universal Asynchronous Receiver/Transmitter)控制接口的模塊。使用VHDL將其核心功能集成，既可以單獨使用，也可集成到系統芯片中，并且整個設計緊湊、穩定且可靠，其用途廣泛，具有一定的使用價值。 本設計采用TOP-DOWN設計方法，整體上分為UART接口和藍牙主機控制器接口兩部分。首先根據UART和藍牙主機控制器接口的實現原理和設計指標要求進行系統設計，對系統劃分模塊以及各個模塊的信號連接；然后進行模塊設計，設計出每個模塊的功能，并用VHDL語言編寫代碼來實現模塊功能；再使用ISE8.2I自帶的仿真器對各模塊進行功能仿真和時序仿真；最后進行硬件驗證，在Virtex-II開發板上對系統進行功能驗證。實現了發送、接收和波特率發生等功能，驗證了結果，表明設計正確，功能良好，符合設計要求。
上傳時間： 2013-07-13
上傳用戶：wfl_yy
LED顯示屏作為一項高新科技產品正引起人們的高度重視，它以其動態范圍廣，亮度高，壽命長，工作性能穩定而日漸成為顯示媒體中的佼佼者，現已廣泛應用于廣告、證券、交通、信息發布等各方面，且隨著全彩屏顯示技術的日益完善，LED顯示屏有著廣闊的市場前景。 本文主要研究的對象為全彩色LED同步顯示屏控制系統，提出了一個系統實現方案，整個系統分三部分組成：DVI解碼電路、發送系統以及接收系統。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數據，經過T.D.M.S.解碼恢復出可供LED屏顯示的紅、綠、藍共24位像素數據和一些控制信號。發送系統用于將收到的數據流進行緩存，經處理后發送至以太網芯片進行以太網傳輸。接收系統接收以太網上傳來的視頻數據流，經過位分離操作后存入SRAM進行緩存，再串行輸入至LED顯示屏進行掃描顯示。然后，從多方面論述了該方案的可行性，仔細推導了LED顯示屏各技術參數之間的聯系及約束關系。 本課題采用可編程邏輯器件來完成系統功能，可編程邏輯器件具有高集成度、高速度、在線可編程等特點，不僅可以滿足高速圖像數據處理對速度的要求，而且增加了設計的靈活性，不需修改電路硬件設計，縮短了設計周期，還可以進行在線升級。
上傳時間： 2013-04-24
上傳用戶：西伯利亞
人臉識別技術繼指紋識別、虹膜識別以及聲音識別等生物識別技術之后，以其獨特的方便、經濟及準確性而越來越受到世人的矚目。作為人臉識別系統的重要環節—人臉檢測，隨著研究的深入和應用的擴大，在視頻會議、圖像檢索、出入口控制以及智能人機交互等領域有著重要的應用前景，發展速度異常迅猛。 FPGA的制造技術不斷發展，它的功能、應用和可靠性逐漸增加，在各個行業也顯現出自身的優勢。FPGA允許用戶根據自己的需要來建立自己的模塊，為用戶的升級和改進留下廣闊的空間。并且速度更高，密度也更大，其設計方法的靈活性降低了整個系統的開發成本，FPGA 設計成為電子自動化設計行業不可缺少的方法。 本文從人臉檢測算法入手，總結基于FPGA上的嵌入式系統設計方法，使用IBM的Coreconnect掛接自定義模塊技術。經過訓練分類器、定點化、以及硬件加速等方法后，能夠使人臉檢測系統在基于Xilinx的Virtex II Pro開發板上平臺上，達到實時的檢測效果。本文工作和成果可以具體描述如下： 1. 算法分析：對于人臉檢測算法，首先確保的是檢測率的準確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計算，這便于進一步的硬件設計。同時對檢測算法進行耗時分析確定運行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場可以提供的資源狀況，又要考慮系統成本、開發時間等諸多因素。Xilinx公司提供的Virtex II Pro開發板，在上面有可以供利用的Power PC處理器、可擴展的存儲器、I/O接口、總線及數據通道等，通過分析可以對算法進行細致的劃分，實現需要加速的模塊。 3. 定點化：在Adaboost算法中，需要進行大量的浮點計算。這里采用的方法是直接對數據位進行操作它提取指數和尾數，然后對尾數執行移位操作。 4. 改進檢測用的級聯分類器的訓練，提出可以迅速提高分類能力、特征數量大大減小的一種訓練方法。 5. 最后對系統的整體進行了驗證。實驗表明，在視頻輸入輸出接入的同時，人臉檢測能夠達到17fps的檢測速度，并且獲得了很好的檢測率以及較低的誤檢率。
上傳時間： 2013-07-01
上傳用戶：84425894
SI4432-T- B1 測試代碼 原理圖 PCB
上傳時間： 2013-08-05
上傳用戶：tinawang
