關(guān)于USB 運(yùn)動(dòng)控制卡 設(shè)計(jì)的 相關(guān)參考.
標(biāo)簽： USB 運(yùn)動(dòng)控制卡
上傳時(shí)間： 2013-07-29
上傳用戶：lizhizheng88
·詳細(xì)說明：開發(fā)一個(gè)U盤的全套資料，單片機(jī)采用Cypress SL811HS，包含原理圖，PCB圖，器件資料和源程序，自己開發(fā)U盤或者是基于USB協(xié)議產(chǎn)品，這樣的資料就你想要得！文件列表: usb_drv .......\Keil C 源代碼 .......\.............\host_811.c .......\.............
標(biāo)簽： U盤
上傳時(shí)間： 2013-07-19
上傳用戶：450976175
A型USB插座（receptacle）的封裝 1 VBUS Red（紅色） 2 D- White（白色） 3 D+ Green（綠色） 4 GND Black（黑色） Mini B型USB插座（receptacle） 編號(hào) 定義 顏色識(shí)別 1 VBUS Red（紅色） 2 D- White（白色） 3 D+ Green（綠色） 4 ID Not connected（未連接） 5 GND Black（黑色）
上傳時(shí)間： 2013-05-25
上傳用戶：sammi
:文章針對(duì)目前數(shù)字信號(hào)處理中大量采用的快速傅立葉變換[FFT] 算法采用軟件編程來處理的應(yīng)用現(xiàn)狀,在對(duì)FFT 算法進(jìn)行\(zhòng)\\\\\\\r\\\\\\\\n分析的基礎(chǔ)上,給出了用FPGA[Field Programmable Gate Array] 實(shí)現(xiàn)的8 點(diǎn)32 位FFT 處理器方案,并得到了系統(tǒng)的仿真結(jié)果。\\\\\\\\r\\\\\\\\n最后在Altera 公司FLEX10K系列FPGA 芯片上成功地實(shí)現(xiàn)了綜合。
上傳時(shí)間： 2013-08-09
上傳用戶：yangzhiwei
文章介紹了系統(tǒng)的硬件電路原理與具體實(shí)現(xiàn)方法，其中主要包括載波恢\r\n復(fù)電路，PN 碼捕獲電路和跟蹤電路，并針對(duì)Xilinx 公司FPGA 的特點(diǎn)，對(duì)各電\r\n路的實(shí)現(xiàn)進(jìn)行優(yōu)化設(shè)計(jì)，在不影響系統(tǒng)穩(wěn)定性和精度的前提下，減少硬件資源\r\n消耗，提高硬件利用率。設(shè)計(jì)利用Verilog 硬件描述語言完成，通過后仿真驗(yàn)證\r\n電路正確性，并給出綜合結(jié)果。
上傳時(shí)間： 2013-08-09
上傳用戶：qiaoyue
《FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開發(fā)實(shí)例導(dǎo)航》的配套光盤，Verilog編寫，USB、I2C、MAC的接口設(shè)計(jì)
標(biāo)簽： FPGA 數(shù)字電子 開發(fā)實(shí)例 導(dǎo)航
上傳時(shí)間： 2013-08-12
上傳用戶：xa_lgy
盡管頻率合成技術(shù)已經(jīng)經(jīng)歷了大半個(gè)世紀(jì)的發(fā)展史，但直到今天，人們對(duì)\\r\\n它的研究仍然在繼續(xù)?，F(xiàn)在，我們可以開發(fā)出輸出頻率高達(dá)IG的DDS系統(tǒng)，\\r\\n武漢理工大學(xué)碩士學(xué)位論文\\r\\n已能滿足絕大多數(shù)頻率源的要求，集成DDS產(chǎn)品的信噪比也可達(dá)到75dB以上，\\r\\n已達(dá)到鎖相頻率合成的一般水平。電子技術(shù)的發(fā)展己進(jìn)入數(shù)字時(shí)代，模擬信號(hào)\\r\\n數(shù)字化的方法也是目前一個(gè)熱門研究課題，高速AD、DA器件在通信、廣播電\\r\\n視等領(lǐng)域的應(yīng)用越來越廣泛。本次設(shè)計(jì)完成了軟件仿真和硬件實(shí)現(xiàn)，對(duì)設(shè)計(jì)原
標(biāo)簽： FPGA 頻率合成 軟硬件設(shè)計(jì)
上傳時(shí)間： 2013-08-21
上傳用戶：asdkin
針對(duì)高頻感應(yīng)加熱電源中用傳統(tǒng)的模擬鎖相環(huán)跟蹤頻率所存在的問題,提出一種非常適合于高頻感應(yīng)加熱的\r\n新型的數(shù)字鎖相環(huán)。使用FPGA 內(nèi)底層嵌入功能單元中的數(shù)字鎖相環(huán)74HCT297 ,并添加少量的數(shù)字電路來實(shí)現(xiàn)。最后利\r\n用仿真波形驗(yàn)證該設(shè)計(jì)的合理性和有效性。整個(gè)設(shè)計(jì)負(fù)載范圍寬、鎖相時(shí)間短,現(xiàn)已成功應(yīng)用于100 kHz/ 30 kW 的感應(yīng)加\r\n熱電源中。
標(biāo)簽： 高頻感應(yīng) 加熱電源 模擬鎖相環(huán) 頻率
上傳時(shí)間： 2013-08-22
上傳用戶：nairui21
針對(duì)超聲波應(yīng)用系統(tǒng)易受噪聲干擾以及超聲波信號(hào)的空間衰減現(xiàn)象影響, 從而要求\r\n超聲波傳感器工作在其最佳特性的特點(diǎn), 論證了驅(qū)動(dòng)脈沖信號(hào)的控制精度對(duì)傳感器工作特\r\n性的影響, 給出了傳感器驅(qū)動(dòng)信號(hào)脈沖寬度與傳感器頻率之間的最佳關(guān)系式, 提出了采用復(fù)\r\n雜可編程邏輯器件(CPLD) 產(chǎn)生傳感器驅(qū)動(dòng)控制信號(hào)的方法, 將該方法應(yīng)用于一超聲波流\r\n量計(jì)測量系統(tǒng)中, 得到了比傳統(tǒng)型單片機(jī)控制電路更好的控制精度和控制效果。
標(biāo)簽： 超聲波 應(yīng)用系統(tǒng) 干擾 信號(hào)
上傳時(shí)間： 2013-08-23
上傳用戶：ippler8
《FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開發(fā)實(shí)例導(dǎo)航》的配套光盤，Verilog編寫，USB、I2C、MAC的接口設(shè)計(jì)
標(biāo)簽： FPGA 數(shù)字電子 開發(fā)實(shí)例 導(dǎo)航
上傳時(shí)間： 2013-09-01
上傳用戶：410805624
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
