隨著半導(dǎo)體制造技術(shù)不斷的進(jìn)步，SOC(System On a Chip)是未來IC產(chǎn)業(yè)技術(shù)研究關(guān)注的重點(diǎn)。由于SOC設(shè)計(jì)的日趨復(fù)雜化，芯片的面積增大，芯片功能復(fù)雜程度增大，其設(shè)計(jì)驗(yàn)證工作也愈加繁瑣。復(fù)雜ASIC設(shè)計(jì)功能驗(yàn)證已經(jīng)成為整個(gè)設(shè)計(jì)中最大的瓶頸。 使用FPGA系統(tǒng)對ASIC設(shè)計(jì)進(jìn)行功能驗(yàn)證，就是利用FPGA器件實(shí)現(xiàn)用戶待驗(yàn)證的IC設(shè)計(jì)。利用測試向量或通過真實(shí)目標(biāo)系統(tǒng)產(chǎn)生激勵(lì)，驗(yàn)證和測試芯片的邏輯功能。通過使用FPGA系統(tǒng)，可在ASIC設(shè)計(jì)的早期，驗(yàn)證芯片設(shè)計(jì)功能，支持硬件、軟件及整個(gè)系統(tǒng)的并行開發(fā)，并能檢查硬件和軟件兼容性，同時(shí)還可在目標(biāo)系統(tǒng)中同時(shí)測試系統(tǒng)中運(yùn)行的實(shí)際軟件。FPGA仿真的突出優(yōu)點(diǎn)是速度快，能夠?qū)崟r(shí)仿真用戶設(shè)計(jì)所需的對各種輸入激勵(lì)。由于一些SOC驗(yàn)證需要處理大量實(shí)時(shí)數(shù)據(jù)，而FPGA作為硬件系統(tǒng)，突出優(yōu)點(diǎn)是速度快，實(shí)時(shí)性好。可以將SOC軟件調(diào)試系統(tǒng)的開發(fā)和ASIC的開發(fā)同時(shí)進(jìn)行。 此設(shè)計(jì)以ALTERA公司的FPGA為主體來構(gòu)建驗(yàn)證系統(tǒng)硬件平臺(tái)，在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構(gòu)建與PC的調(diào)試驗(yàn)證數(shù)據(jù)鏈路，并采用定制的JTAG邏輯產(chǎn)生測試向量，通過JTAG控制SOC目標(biāo)系統(tǒng)，達(dá)到對SOC內(nèi)部和其他IP(IntellectualProperty)的在線測試與驗(yàn)證。同時(shí)，該驗(yàn)證平臺(tái)還可以支持SOC目標(biāo)系統(tǒng)后續(xù)軟件的開發(fā)和調(diào)試。 本文介紹了芯片驗(yàn)證系統(tǒng)，包括系統(tǒng)的性能、組成、功能以及系統(tǒng)的工作原理；搭建了基于JTAG和FPGA的嵌入式SOC驗(yàn)證系統(tǒng)的硬件平臺(tái)，提出了驗(yàn)證系統(tǒng)的總體設(shè)計(jì)方案，重點(diǎn)對驗(yàn)證系統(tǒng)的數(shù)據(jù)鏈路的實(shí)現(xiàn)進(jìn)行了闡述；詳細(xì)研究了嵌入式軟核處理器NIOS II系統(tǒng)，并將定制的JTAG邏輯與處理器NIOS II相結(jié)合，構(gòu)建出調(diào)試與驗(yàn)證數(shù)據(jù)鏈路；根據(jù)芯片驗(yàn)證的要求，設(shè)計(jì)出軟核處理器NIOS II系統(tǒng)與PC建立數(shù)據(jù)鏈路的軟件系統(tǒng)，并完成芯片在線測試與驗(yàn)證。 本課題的整體任務(wù)主要是利用FPGA和定制的JTAG掃描鏈技術(shù)，完成對國產(chǎn)某型DSP芯片的驗(yàn)證與測試，研究如何構(gòu)建一種通用的SOC芯片驗(yàn)證平臺(tái)，解決SOC驗(yàn)證系統(tǒng)的可重用性和驗(yàn)證數(shù)據(jù)發(fā)送、傳輸、采集的實(shí)時(shí)性、準(zhǔn)確性、可測性問題。本文在SOC驗(yàn)證系統(tǒng)在芯片驗(yàn)證與測試應(yīng)用研究領(lǐng)域，有較高的理論和實(shí)踐研究價(jià)值。
上傳時(shí)間： 2013-05-25
上傳用戶：ccsp11
USB通訊接口程序的源代碼 使用VC開發(fā)
上傳時(shí)間： 2013-06-27
上傳用戶：冇尾飛鉈
USB(UniversalSerialBus，通用串行總線)是當(dāng)今消費(fèi)電子產(chǎn)品和儀器設(shè)備中應(yīng)用最廣的接口協(xié)議之一，然而目前國內(nèi)的USB芯片只有極少數(shù)幾款，產(chǎn)品研究善處于起步階段，絕大部分產(chǎn)品主要由國外的IC設(shè)計(jì)芯片廠商如Cypress、NEC等一些國際著名公司提供。因而，如果能夠自主開發(fā)設(shè)計(jì)USB芯片以替代國外同類產(chǎn)品，將會(huì)有很好的市場前景和利潤空間。 本論文課題是針對基于FPGA(FieldProgrammableGateArray，現(xiàn)場可編程門陣列器件)的數(shù)字電子產(chǎn)品應(yīng)用設(shè)計(jì)一種實(shí)際可復(fù)用的USB接口引擎軟核。該軟核主要是用于處理USB標(biāo)準(zhǔn)協(xié)議包的通信處理，通過外接MCU(MultipointControlUnit，微控制器)就可以實(shí)現(xiàn)完整的USB接口通訊功能。它的功能相當(dāng)于一些USB引擎的專用芯片如：Philips的PDIUSBD12等，其優(yōu)點(diǎn)是結(jié)構(gòu)簡單、靈活性高、復(fù)用設(shè)計(jì)方便。 功能仿真和綜合測試結(jié)果顯示本論文所設(shè)計(jì)的接口引擎軟核符合設(shè)計(jì)要求，并且軟核的性能和市場上同類產(chǎn)品基本一致。本論文的創(chuàng)新之處在于：1、從可配置性角度出發(fā)設(shè)計(jì)了低速、全速、高速三種可選模式；2、支持最多31個(gè)可配置端點(diǎn)；3、采用了可綜合、可移植的RTL(RegisterTransferLevel，寄存器傳輸級)代碼設(shè)計(jì)規(guī)則，同時(shí)也開發(fā)了可綜合的驗(yàn)證測試代碼；4、完全由硬件實(shí)現(xiàn)USB通信功能。
上傳時(shí)間： 2013-07-18
上傳用戶：JasonC
CH341中文手冊:CH341 是一個(gè)USB總線的轉(zhuǎn)接芯片，通過USB總線提供異步串口、打印口、并口以及常用的2線和4 線等同步串行接口。在異步串口方式下，CH341提供串口發(fā)送使能、串口接收就緒等交
上傳時(shí)間： 2013-07-25
上傳用戶：龍飛艇
USB接口驅(qū)動(dòng)程序的設(shè)計(jì)與開發(fā),USB接口驅(qū)動(dòng)程序的設(shè)計(jì)與開發(fā)
標(biāo)簽： USB 接口 驅(qū)動(dòng)程序
上傳時(shí)間： 2013-07-29
上傳用戶：
本文主要介紹對 CY7C68013 USB 接口芯片的應(yīng)用，以及用CPLD 實(shí)現(xiàn) CY7C68013 USB 接口芯片控制的擴(kuò)展和基本應(yīng)用程序的實(shí)現(xiàn)。
標(biāo)簽： USB 接口 卡的設(shè)計(jì)
上傳時(shí)間： 2013-07-07
上傳用戶：qq521
eSP268 is a USB 2.0 High-speed (HS) and Full-speed (FS) compatible PC cameracontro
標(biāo)簽： Controller Camera Bridge eSP
上傳時(shí)間： 2013-06-06
上傳用戶：ice_qi
本文介紹了一個(gè)基于CPLD／FPGA的嵌入式IP核設(shè)計(jì)。論文在闡述可編程邏輯器件及其發(fā)展趨勢的基礎(chǔ)上，探討了知識(shí)產(chǎn)權(quán)復(fù)用理念，MCU的復(fù)雜化設(shè)計(jì)以及數(shù)字信號傳輸與處理的速度要求。結(jié)合國內(nèi)外對CPLD／FPGA的使用現(xiàn)狀，引出了在CPLD／FPGA上開發(fā)嵌入式模塊程序的理念并提出了設(shè)計(jì)實(shí)現(xiàn)方法和設(shè)計(jì)實(shí)例。課題的設(shè)計(jì)目標(biāo)為開發(fā)一個(gè)基于CPLD／FPGA的USBIP模塊，實(shí)現(xiàn)開發(fā)板與PC機(jī)之間的USB通信。設(shè)計(jì)過程首先進(jìn)行硬件設(shè)計(jì)，在FPGA開發(fā)板上開發(fā)擴(kuò)展板；其次用ISE開發(fā)軟件進(jìn)行FPGA數(shù)字化設(shè)計(jì)；在軟件開發(fā)完成后，將配置生成的比特流文件通過JTAG電纜下載到FPGA開發(fā)板上，實(shí)現(xiàn)FPGA開發(fā)板與PC機(jī)之間的通信。 該設(shè)計(jì)具有很高的實(shí)用性，它進(jìn)一步擴(kuò)大了可編程芯片的領(lǐng)地，將復(fù)雜專有芯片擠向高端和超復(fù)雜應(yīng)用；它使得IP資源復(fù)用理念得到更普遍的應(yīng)用；為基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)提供了廣闊的思路。
上傳時(shí)間： 2013-07-05
上傳用戶：隱界最新
USB(UniversalSerialBus，通用串行總線)作為一種新興的計(jì)算機(jī)外設(shè)總線標(biāo)準(zhǔn)，由于它有使用方便、真正的熱插拔、高性能和系統(tǒng)造價(jià)低廉等優(yōu)點(diǎn)，其迅速得到了大規(guī)模的應(yīng)用。同時(shí)，隨著電子技術(shù)的不斷發(fā)展與進(jìn)步，基于EDA技術(shù)的芯片設(shè)計(jì)正在成為電子系統(tǒng)設(shè)計(jì)的主流。 本文首先簡述了USB協(xié)議；然后給出了基于USB、FPGA和51單片機(jī)通用的數(shù)字信號處理實(shí)驗(yàn)平臺(tái)方案；接著詳細(xì)討論了串行AD、串行DA與FPGA，存儲(chǔ)器與FPGA，51與FPGA，PDIUSBD12與51等硬件模塊的設(shè)計(jì)；并對相應(yīng)模塊分別進(jìn)行基于VHDL和C51的軟件設(shè)計(jì)；最后討論了USB驅(qū)動(dòng)程序和相關(guān)動(dòng)態(tài)連接庫的使用以及應(yīng)用程序的開發(fā)。 該通用的數(shù)字信號處理實(shí)驗(yàn)平臺(tái)不僅可以進(jìn)行完成AD采集數(shù)據(jù)、DA輸出、USB與PC機(jī)通信實(shí)驗(yàn)，也還可以進(jìn)行一些復(fù)雜的數(shù)字信號處理實(shí)驗(yàn)，如濾波和譜分析等。
標(biāo)簽： FPGA USB 實(shí)驗(yàn) 系統(tǒng)開發(fā)
上傳時(shí)間： 2013-04-24
上傳用戶：wweqas
本文提出了一種適合于嵌入式SoC的USB器件端處理器的硬件實(shí)現(xiàn)結(jié)構(gòu)。并主要研究了USB器件端處理器的RTL級實(shí)現(xiàn)及FPGA原型驗(yàn)證、和ASIC實(shí)現(xiàn)研究，包括從模型建立、算法仿真、各個(gè)模塊的RTL級設(shè)計(jì)及仿真、FPGA的下載測試和ASIC的綜合分析。它的速度滿足預(yù)定的48MHz，等效門面積不超過1萬門，完全可應(yīng)用于SOC設(shè)計(jì)中。 本文重點(diǎn)對嵌入式USB器件端處理器的FPGA實(shí)現(xiàn)作了研究。為了準(zhǔn)確測試本處理器的運(yùn)行情況，本文應(yīng)用串口傳遞測試數(shù)據(jù)入FPGA開發(fā)板，測試模塊讀入測試數(shù)據(jù)，發(fā)送入PC機(jī)的主機(jī)端。通過NI-VISA充當(dāng)軟件端，檢驗(yàn)測試數(shù)據(jù)的正確。
上傳時(shí)間： 2013-07-24
上傳用戶：1079836864
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
