基于VERILOG-HDL的硬件電路的實現
9.5 脈沖周期的測量與顯示
9.5.1 脈沖周期的測量原理
9.5.2 周期計的工作原理
9.5.3 周期測量模塊的設計與實現
9.5.4 forever循環語句的使用方法
9.5.5 disable禁止語句的使用方法
9.5.6 時標信號發生模塊的設計與實現
9.5.7 周期計的VERILOG-HDL描述
9.5.8 周期計的硬件實現
9.5.9 周期測量模塊的設計與實現之二
9.5.10 改進型周期計的VERILOG-HDL描述
9.5.11 改進型周期計的硬件實現
9.5.12 兩種周期計的對比
標簽：
VERILOG-HDL
周期
9.5
脈沖
上傳時間：
2015-09-16
上傳用戶：皇族傳媒
