自己編的VGA彩條信號(hào)發(fā)生器verilog ise環(huán)境
標(biāo)簽： verilog VGA ise 信號(hào)發(fā)生器
上傳時(shí)間： 2016-11-19
上傳用戶：璇珠官人
用Verilog HDL編寫的VGA顯示驅(qū)動(dòng)程序
上傳時(shí)間： 2013-12-09
上傳用戶：banyou
基于FPGA嵌入式開發(fā)實(shí)現(xiàn)的VGA接口，已經(jīng)驗(yàn)證通過。
標(biāo)簽： FPGA VGA 嵌入式開發(fā) 接口
上傳時(shí)間： 2016-11-22
上傳用戶：sammi
程序?qū)崿F(xiàn)的功能是在VGA顯示器上顯示彩色條紋，共8種顏色，可以使用嵌入式邏輯分析儀觀測(cè)信號(hào)。
上傳時(shí)間： 2013-12-21
上傳用戶：lnnn30
CMOS VGA(640X480)camerachip sensor,controlled through the Serial Camera Control Bus(SCCB) interface.
標(biāo)簽： camerachip controlled interface 640X480
上傳時(shí)間： 2016-11-30
上傳用戶：changeboy
The VGA example generates a 320x240 diffusion-limited-aggregation (DLA) on Altera DE2 board. A DLA is a clump formed by sticky particles adhering to an existing structure. In this design, we start with one pixel at the center of the screen and allow a random walker to bounce around the screen until it hits the pixel at the center. It then sticks and a new walker is started randomly at one of the 4 corners of the screen. The random number generators for x and y steps are XOR feedback shift registers (see also Hamblen, Appendix A). The VGA driver, PLL, and reset controller from the DE2 CDROM are necessary to compile this example. Note that you must push KEY0 to start the state machine.
標(biāo)簽： diffusion-limited-aggregation DLA generates 320x240
上傳時(shí)間： 2014-01-16
上傳用戶：225588
用fpga實(shí)現(xiàn)vga的顯示，很好的。能用。分辨率可達(dá)1024*680
上傳時(shí)間： 2016-12-24
上傳用戶：l254587896
設(shè)計(jì)并調(diào)試好一個(gè)VGA彩條信號(hào)發(fā)生器，并用EDA實(shí)驗(yàn)開發(fā)系統(tǒng)（擬采用的實(shí)驗(yàn)芯片的型號(hào)可選Altera的MAX7000系列的 EPM7128 CPLD ，F(xiàn)LEX10K系列的EPF10K10LC84-3 FPGA， ACEX1K系列的 EP1K30 FPGA，Xinlinx 的XC9500系列的XC95108 CPLD，Lattice的ispLSI1000系列的1032E CPLD）進(jìn)行硬件驗(yàn)證。 設(shè)計(jì)思路 由系統(tǒng)提供的時(shí)鐘源引入掃描信號(hào)，根據(jù)VGA彩色顯示器的工作原理，設(shè)計(jì)出各種顏色編碼和行場(chǎng)掃描信號(hào)。將并口線從計(jì)算機(jī)并口與CPLD/FPGA適配板連接好，然后將VGA接口與彩色顯示器連接好，彩條信號(hào)就可以在顯示器中產(chǎn)生，通過按鍵可以改變產(chǎn)生彩條的方式，共六種彩條信號(hào)，兩種橫彩條，兩種豎彩條，兩種棋盤格。本實(shí)驗(yàn)運(yùn)用層次化設(shè)計(jì)出VGA彩條信號(hào)發(fā)生器，由行場(chǎng)信號(hào)模塊模塊和彩條信號(hào)發(fā)生模塊構(gòu)成，彩條信號(hào)發(fā)生器的頂層原理圖如圖10.7 所示.
標(biāo)簽： VGA 調(diào)試 信號(hào)發(fā)生器
上傳時(shí)間： 2016-12-27
上傳用戶：manking0408
xilinx fpga 做VGA驅(qū)動(dòng)信號(hào)的Verilog原代碼,ise版本9.2,
標(biāo)簽： Verilog xilinx fpga VGA
上傳時(shí)間： 2017-01-02
上傳用戶：netwolf
VGA的verilog hdl 程序，完成顯示長條狀顯示不同顏色
上傳時(shí)間： 2017-01-02
上傳用戶：xsnjzljj
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
