国产尤物精品,欧美日韩第一,а√在线中文在线新版

VHD

用VHDL寫的數字鎖相環程序 pll.VHD為源文件 pllTB.VHD為testbench

用VHDL寫的數字鎖相環程序 pll.VHD為源文件 pllTB.VHD為testbench

標簽： VHD testbench pllTB VHDL

上傳時間： 2014-01-20

上傳用戶：zwei41
本文件解壓后clock_time.VHD采用編程環境maxplusII

本文件解壓后clock_time.VHD采用編程環境maxplusII，完成時間秒定時、記時，設置時間秒、聲光報警等功能。

標簽： clock_time maxplusII VHD 解壓

上傳時間： 2015-04-11

上傳用戶：Breathe0125
福州大學EDA選修課所有實驗課程代碼。VHDL語言描述（VHD）

福州大學EDA選修課所有實驗課程代碼。VHDL語言描述（VHD），以及電路圖（gdf）

標簽： VHDL EDA VHD 大學

上傳時間： 2014-01-10

上傳用戶：13517191407
VHDL 關于2DFFT設計程序 u scinode1 ∼ scinode9.VHD: Every SCI node RTL VHDl code. The details can be

VHDL 關于2DFFT設計程序 u scinode1 ∼ scinode9.VHD: Every SCI node RTL VHDl code. The details can be seen in the following section. u 2dfft.VHD: The top module includes these scinodes and form a 3x3 SCI Torus network, and it support these sub-modules scinode1∼ scinode9 reset and clk and global_cnt signals to synchronous the sub-modules to simplify the overall design. u proj2.wfc: VSS simulation result that is the same as the ModelSim simulation result. u Pro2_2.wfc: VSS simulation result of another test pattern can’t cause overflow situation.

標簽： scinode1 scinode details 2DFFT

上傳時間： 2014-12-02

上傳用戶：15071087253
max+plusII下編成的直流電機控制器VHD

max+plusII下編成的直流電機控制器VHD

標簽： plusII max VHD 直流電機

上傳時間： 2013-12-09

上傳用戶：李夢晗
max+plusII下的各種功能的計數器VHD

max+plusII下的各種功能的計數器VHD

標簽： plusII max VHD 計數器

上傳時間： 2013-12-17

上傳用戶：qilin
/* This program generates the DApkg.VHD file that is used to define * the DA filter core and give

/* This program generates the DApkg.VHD file that is used to define * the DA filter core and gives its parameters and the contents of the * Distributed Arithmetic Look-up-table "DALUT" according to the DA algorithm

標簽： generates the program define

上傳時間： 2015-07-07

上傳用戶：wangchong
<Floating Point Unit Core> fpupack.VHD pre_norm_addsub.VHD addsub_28.VHD post_norm_addsub.

<Floating Point Unit Core> fpupack.VHD pre_norm_addsub.VHD addsub_28.VHD post_norm_addsub.VHD pre_norm_mul.VHD mul_24.VHD vcom serial_mul.VHD post_norm_mul.VHD pre_norm_div.VHD serial_div.VHD post_norm_div.VHD pre_norm_sqrt.VHD sqrt.VHD post_norm_sqrt.VHD comppack.VHD fpu.VHD ***For simulation **** To run the simulation read readme.txt in folder test_bench.

標簽： VHD post_norm_addsub pre_norm_addsub Floating

上傳時間： 2014-01-18

上傳用戶：czl10052678
數字鐘的VHD文檔

數字鐘的VHD文檔，個人感覺還是蠻完善的，大家可以下載了一同改進。

標簽： VHD 數字文檔

上傳時間： 2014-11-18

上傳用戶：13215175592
fulladder.VHD 一位全加器 adder.VHD 四位全加器 multi4.VHD 四位并行乘法器

fulladder.VHD 一位全加器 adder.VHD 四位全加器 multi4.VHD 四位并行乘法器

標簽： VHD fulladder adder multi

上傳時間： 2015-09-03

上傳用戶：上善若水

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

VHD

用VHDL寫的數字鎖相環程序 pll.VHD為源文件 pllTB.VHD為testbench

本文件解壓后clock_time.VHD采用編程環境maxplusII

福州大學EDA選修課所有實驗課程代碼。VHDL語言描述（VHD）

VHDL 關于2DFFT設計程序 u scinode1 ∼ scinode9.VHD: Every SCI node RTL VHDl code. The details can be

max+plusII下編成的直流電機控制器VHD

max+plusII下的各種功能的計數器VHD

/* This program generates the DApkg.VHD file that is used to define * the DA filter core and give

<Floating Point Unit Core> fpupack.VHD pre_norm_addsub.VHD addsub_28.VHD post_norm_addsub.

數字鐘的VHD文檔

fulladder.VHD 一位全加器 adder.VHD 四位全加器 multi4.VHD 四位并行乘法器