用VHDL寫的數(shù)字鎖相環(huán)程序 pll.VHD為源文件 pllTB.VHD為testbench
標(biāo)簽： VHD testbench pllTB VHDL
上傳時(shí)間： 2014-01-20
上傳用戶：zwei41
本文件解壓后clock_time.VHD采用編程環(huán)境maxplusII，完成時(shí)間秒定時(shí)、記時(shí)，設(shè)置時(shí)間秒、聲光報(bào)警等功能。
標(biāo)簽： clock_time maxplusII VHD 解壓
上傳時(shí)間： 2015-04-11
上傳用戶：Breathe0125
福州大學(xué)EDA選修課所有實(shí)驗(yàn)課程代碼。VHDL語言描述（VHD），以及電路圖（gdf）
標(biāo)簽： VHDL EDA VHD 大學(xué)
上傳時(shí)間： 2014-01-10
上傳用戶：13517191407
VHDL 關(guān)于2DFFT設(shè)計(jì)程序 u scinode1 ∼ scinode9.VHD: Every SCI node RTL VHDl code. The details can be seen in the following section. u 2dfft.VHD: The top module includes these scinodes and form a 3x3 SCI Torus network, and it support these sub-modules scinode1∼ scinode9 reset and clk and global_cnt signals to synchronous the sub-modules to simplify the overall design. u proj2.wfc: VSS simulation result that is the same as the ModelSim simulation result. u Pro2_2.wfc: VSS simulation result of another test pattern can’t cause overflow situation.
標(biāo)簽： scinode1 scinode details 2DFFT
上傳時(shí)間： 2014-12-02
上傳用戶：15071087253
max+plusII下編成的直流電機(jī)控制器VHD
標(biāo)簽： plusII max VHD 直流電機(jī)
上傳時(shí)間： 2013-12-09
上傳用戶：李夢晗
max+plusII下的各種功能的計(jì)數(shù)器VHD
標(biāo)簽： plusII max VHD 計(jì)數(shù)器
上傳時(shí)間： 2013-12-17
上傳用戶：qilin
/* This program generates the DApkg.VHD file that is used to define * the DA filter core and gives its parameters and the contents of the * Distributed Arithmetic Look-up-table "DALUT" according to the DA algorithm
標(biāo)簽： generates the program define
上傳時(shí)間： 2015-07-07
上傳用戶：wangchong
<Floating Point Unit Core> fpupack.VHD pre_norm_addsub.VHD addsub_28.VHD post_norm_addsub.VHD pre_norm_mul.VHD mul_24.VHD vcom serial_mul.VHD post_norm_mul.VHD pre_norm_div.VHD serial_div.VHD post_norm_div.VHD pre_norm_sqrt.VHD sqrt.VHD post_norm_sqrt.VHD comppack.VHD fpu.VHD ***For simulation **** To run the simulation read readme.txt in folder test_bench.
標(biāo)簽： VHD post_norm_addsub pre_norm_addsub Floating
上傳時(shí)間： 2014-01-18
上傳用戶：czl10052678
數(shù)字鐘的VHD文檔，個(gè)人感覺還是蠻完善的，大家可以下載了一同改進(jìn)。
上傳時(shí)間： 2014-11-18
上傳用戶：13215175592
fulladder.VHD 一位全加器 adder.VHD 四位全加器 multi4.VHD 四位并行乘法器
標(biāo)簽： VHD fulladder adder multi
上傳時(shí)間： 2015-09-03
上傳用戶：上善若水
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
