這是一個二維的上提式9/7離散小波的Verilog的源碼,此為Encoder
標簽： Verilog Encoder
上傳時間： 2016-05-04
上傳用戶：zhaiye
JPEG的硬體設計採用的是VHDL設計,有源碼
標簽： JPEG VHDL 有源
上傳時間： 2016-01-18
上傳用戶：agent
可編程邏輯器件 pld/fpga,vhdl/verilog的相關學習資料，設計技巧，抓緊免費下載。
標簽： verilog fpga vhdl pld
上傳時間： 2013-08-06
上傳用戶：李彥東
基于FPGA的交通燈的設計 有Verilog HDL 源碼、仿真圖與引腳配置圖，已下載實現\r\n
標簽： Verilog FPGA HDL 交通燈
上傳時間： 2013-08-18
上傳用戶：BOBOniu
基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog HDL源碼，其功能主要有：時間設置，時間顯示，跑表，分頻，日期設置，日期顯示等
標簽： Verilog FPGA HDL 多功能
上傳用戶：問題問題
基于cpld的pwm控制設計\r\n采用vhdl.verilog語言設計\r\n對大家比較有用
標簽： verilog cpld vhdl pwm
上傳時間： 2013-08-20
上傳用戶：sk5201314
vhdl語言 EDA 2實驗
標簽： vhdl EDA 語言 實驗
上傳時間： 2013-10-18
上傳用戶：ArmKing88
上傳時間： 2013-11-06
上傳用戶：bqc1245824354
sdram的verilog的源碼實現
標簽： verilog sdram 源碼
上傳時間： 2015-01-09
上傳用戶：huangld
一個很不錯的人事考勤系統,強烈講義大家下載,帶源碼,可以修改
標簽： 系統 家 修改
上傳時間： 2013-12-14
上傳用戶：ccclll
蟲蟲下載站版權所有 京ICP備2021023401號-1
