vhdl數(shù)字時鐘設(shè)計 目的
vhdl數(shù)字時鐘設(shè)計 目的，原理仿真 源程序...
VHDL-AMS技術(shù)資料
?? 資源總數(shù)：4897
?? 源代碼：11302
VHDL-AMS是VHDL的一個分支，它支持模擬、數(shù)字、數(shù)模混合電路系統(tǒng)的建模與仿真。
?? VHDL-AMS熱門資料
查看全部4897個資源 ?拿verilog和vhdl編寫的串口通信代碼(可綜合)
拿verilog和vhdl編寫的串口通信代碼(可綜合)...
這是用VHDL 語言編寫的參數(shù)可以直接設(shè)置的2n倍時鐘分頻器
這是用VHDL 語言編寫的參數(shù)可以直接設(shè)置的2n倍時鐘分頻器，在運用時，不需要閱讀VHDL源代碼，只需要把clk_div2n.vhd加入當前工程便可以直接調(diào)用clk_div2n.bsf。...
VHDL源代碼.設(shè)計一個帶有異步清0功能的十進制計數(shù)器。計數(shù)器時鐘clk上升沿有效
VHDL源代碼.設(shè)計一個帶有異步清0功能的十進制計數(shù)器。計數(shù)器時鐘clk上升沿有效，清零端為clrn,進位輸出為co。...
VHDL源代碼.設(shè)計一個模為4的計數(shù)器
VHDL源代碼.設(shè)計一個模為4的計數(shù)器，并在實驗箱上用七段數(shù)碼管顯示結(jié)果...
?? VHDL-AMS源代碼
查看更多 ??? VHDL-AMS資料分類