基于VHDL語言的卷積碼編解碼器的設計
本文在闡述卷積碼編解碼器基本工作原理的基礎上,提出了在MAX+PlusⅡ開發平臺上基于VHDL語言設計(2,1,6)卷積碼編解碼器的方法。...
本文在闡述卷積碼編解碼器基本工作原理的基礎上,提出了在MAX+PlusⅡ開發平臺上基于VHDL語言設計(2,1,6)卷積碼編解碼器的方法。...
VHDL寫的51單片機內核,實現51的全部工能,學習開發FPGA的參考資料。-...
電子工業出版社, 林明權等編著,本書在簡要介紹VHDL的語法和基本邏輯電路設計技巧的基礎之上,完整地給出了七個數字控制系統設計范例,此文檔節選其中的第4章-電子鐘,以及第5章-紅綠燈交通信號系統。...
Cadence公司出品,很好的Verilog/VHDL仿真工具,其中NC-Verilog 的前身是著名的Verilog仿真軟件:Verilog-XL,用于Verilog仿真;NC-VHDL,用于VHDL仿真;NC-Sim,是Verilog/VHDL混合語言仿真工具...
This application note provides a functional des cription of VHDL and Verilog source code for a...