基于cpld的pwm控制設(shè)計(jì)\r\n采用vhdl.verilog語言設(shè)計(jì)\r\n對(duì)大家比較有用
標(biāo)簽： verilog cpld vhdl pwm
上傳時(shí)間： 2013-08-20
上傳用戶：sk5201314
用VHDL語言寫的程序包含如下功能：1.鍵盤掃描2.控制AD轉(zhuǎn)換3.產(chǎn)生PWM信號(hào)與51系列CPU接口，接在51地址數(shù)據(jù)總線上，單片機(jī)通過訪問地址總線上的數(shù)據(jù)寄存器來控制CPLD
標(biāo)簽： VHDL 語言 上傳時(shí)間： 2013-08-20
上傳用戶：liuqy
國外最新出版的高級(jí)VHDL設(shè)計(jì)指南，內(nèi)容新，對(duì)從事VHDL設(shè)計(jì)的人員很有幫助，：）。
標(biāo)簽： VHDL 設(shè)計(jì)指南
上傳時(shí)間： 2013-08-21
上傳用戶：363186
用FPGA實(shí)現(xiàn)RS232通信,此代碼是用VHDL語言編寫，非常有用的好東東啊
標(biāo)簽： FPGA VHDL 232 RS
上傳用戶：爺?shù)臍赓|(zhì)
VHDL語言編寫的DAC0832代碼，簡短而又易懂，可供參考
標(biāo)簽： VHDL 0832 DAC 語言
上傳用戶：hullow
用fpga實(shí)現(xiàn)dsp 的fft算法 其中有幾個(gè)文檔文件和用vhdl寫的1024點(diǎn)的fft代碼
標(biāo)簽： fft fpga 1024 vhdl
上傳時(shí)間： 2013-08-22
上傳用戶：ukuk
VHDL 源程序 開發(fā)環(huán)境：MAXPLUS II 10.2
標(biāo)簽： MAXPLUS VHDL 10.2 II
上傳用戶：
學(xué)習(xí)vhdl硬件描述語言的一些例子的原代碼，比較全面，相信對(duì)初學(xué)者很有幫助
標(biāo)簽： vhdl 硬件描述語言 代碼
上傳時(shí)間： 2013-08-23
上傳用戶：四只眼
通過fpga產(chǎn)生時(shí)鐘的VHDL源碼，QII7.1下調(diào)試通過
標(biāo)簽： fpga VHDL 時(shí)鐘 源碼
上傳時(shí)間： 2013-08-24
上傳用戶：wtrl
atmel公司arm926 開發(fā)辦cpld源代碼vhdl寫的，\r\n供大家參考
標(biāo)簽： atmel cpld vhdl arm
上傳用戶：wkchong
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
