該文在全面介紹和評述電力系統(tǒng)微機保護原理及其發(fā)展趨勢的基礎(chǔ)上,對電力系統(tǒng)中大量應(yīng)用的35KV及以下電壓等級的電力變壓器的繼電保護進行了專門研究.根據(jù)這一類電力變壓器的運行特點,吸取以往各種保護方法的長處,提出了一套適合于35KV及以下電壓等級的電力變壓器保護方案.該方案進一步優(yōu)化了變壓器保護的配置原則,提高了保護的可靠性:同時還在此基礎(chǔ)上,通過對交流電量短數(shù)據(jù)窗傅氏算法及其適用范圍的分析和仿真計算,提出了一種適用于電力變壓器諧波分量計算的算法.以所制定的保護方案為依據(jù),提出了以80C196KC單片機為核心的微機變壓器保護裝置的具體實現(xiàn)方法.并對保護裝置的硬件系統(tǒng)設(shè)計和軟件模塊設(shè)計進行了詳細的研究.在硬件設(shè)計方面,采用了新型圖形點陣液晶顯示器(LCM)和帶有RAM并具有掉電保護功能的實時時鐘電路,采用了方便可靠的RS485串行通信接口,增強了裝置的通信功能,滿足了電力系統(tǒng)綜合自動化對保護裝置的要求.在軟件設(shè)計方面,采用了優(yōu)化的快速算法,人機會話中采用了菜單技術(shù),增加了完善的自診斷功能,使該裝置具有很高的準確性和可靠性,并在操作上更加簡明方便.該裝置將變壓器運行工況監(jiān)測與繼電保護相結(jié)合,體現(xiàn)了新一代微機保護裝置的設(shè)計思想.經(jīng)有關(guān)部門實驗測試,該裝置測量精確,動作快速準確,性能達到設(shè)計要求.
上傳時間： 2013-04-24
上傳用戶：zzbbqq99n
FIFO和RAM的verilog源代碼，及其測試文件。
上傳時間： 2013-07-28
上傳用戶：李彥東
性價比超高的U盤讀寫模塊-PB375，兼容CH375讀寫操作 1． 功能 ● 用于嵌入式系統(tǒng)/單片機讀寫U 盤、閃盤、閃存盤、USB 移動硬盤、USB 讀卡器等。 ● 支持符合USB 相關(guān)規(guī)范基于Bulk-Only 傳輸協(xié)議的各種U 盤/閃存盤/外置硬盤。 ● 支持文件系統(tǒng)FAT12 和FAT16 及FAT32 ● 文件操作功能：新建、刪除、讀寫數(shù)據(jù)，打開關(guān)閉文件等。 ● SPI接口，支持3.3V電平 ● 兼容CH375模塊的操作命令 ● 單芯片解決方案，該模塊只需要一個主控芯片外加少量的電容電阻便可，相對于51MCU+SL811/CH375的模塊，無論模塊尺寸還是成本都有著極大的優(yōu)勢。 ● 模塊尺寸：38mm*40mm ● 該模塊可根據(jù)要求進行定制 基本不需要占用單片機系統(tǒng)的存儲空間，最少只需要幾個字節(jié)的RAM 和幾百字節(jié)的代碼。 2． 價格 相比51MCU+SL811/CH375方案有著極其強的價格優(yōu)勢 3． 參數(shù) 兼容CH375模塊的讀寫操作命令，新建、刪除、讀寫數(shù)據(jù)，打開關(guān)閉文件 4． 應(yīng)用 ? 桌上型儀表及便攜式儀表 ? 電子醫(yī)療儀表 (血壓計、血糖計、血脂計、心電機等) ? 運動器材(跑步機、搖擺機、、等等之器材) ? 汽車行車記錄器，稅控機 ? 電子系統(tǒng)參數(shù)設(shè)定 ( 溫度控制、行程控制等等之設(shè)備) ? CNC 自動化設(shè)備 ( 程序存取設(shè)定) ??數(shù)據(jù)采集 5． 聯(lián)系方式 聯(lián)系人：肖武 電話：13728690655 地址：深圳市南山區(qū)高新中四道30號龍?zhí)├髲B304
標簽： UDisk-ReadWrite
上傳時間： 2013-07-07
上傳用戶：2467478207
這個文檔描述uIP TCP/IP棧。 uIP TCP/IP棧是使用于低至8位或16位微處理器的嵌入式系統(tǒng)的一個可實現(xiàn)的極小的TCP/IP協(xié)議棧。現(xiàn)時，uIP代碼的大小和RAM的需求比其它一般的TCP/IP棧要小。
上傳時間： 2013-07-13
上傳用戶：zhangliming420
現(xiàn)代社會，以計算機技術(shù)為核心的信息技術(shù)迅速發(fā)展，信息容量呈爆炸式的增長，人們獲得的信息的途徑也越來越多，這其中人類獲得的視覺信息很大部分是從各種各樣的電子顯示器件上獲得的，隨著微電子技術(shù)和材料工業(yè)的進步，圖像顯示技術(shù)飛速發(fā)展，出現(xiàn)了多種新型顯示器，其中一些在顯示品質(zhì)上已經(jīng)接近或者超過了傳統(tǒng)的陰極射線管顯示器(CRT)，同時這些顯示器件滿足設(shè)備了小型化和低功耗的要求。 經(jīng)過二十多年的研究、競爭和發(fā)展，平板顯示器件尤其是液晶顯示器件(LCD)已經(jīng)脫穎而出大規(guī)模的進入市場，成為新世紀顯示器件的主流。其中TFT-LCD是目前唯一在亮度、對比度、功耗、壽命、體積和重量等綜合性能上全面趕上和超過CRT的平板顯示顯示器件。它的性能優(yōu)良、大規(guī)模生產(chǎn)特性好，自動化程度高，原材料成本低廉，發(fā)展空間廣闊，迅速成為新世紀的主流產(chǎn)品，是21世紀全球經(jīng)濟增長的一個亮點。 本論文在深入理解了LCD顯示機理，尤其是TFT-LCD的顯示驅(qū)動原理的基礎(chǔ)上，利用緯視晶公司提供的TFT液晶模塊，以嵌入式目前比較常用的FPGA系列芯片中的EP1C6Q240C6為核心設(shè)計制作出了由單片機(MCU)+可編程邏輯器件(FPGA-FieldProgrammableGateArray)+SRAM的液晶顯示控制系統(tǒng)。文章闡述了該控制系統(tǒng)從硬件選型，到系統(tǒng)模塊硬件電路設(shè)計以及系統(tǒng)軟件設(shè)計的整個過程。該控制系統(tǒng)的功能模塊主要包括：電源模塊、可編程邏輯器件模塊、微處理器模塊、靜態(tài)RAM模塊以及觸摸屏控制模塊。其中微控制器模塊采用C語言編程，實現(xiàn)對液晶屏得數(shù)據(jù)傳以及其它控制功能，可編程邏輯器件(FPGA)模塊采用VHDL語言編程，實現(xiàn)對屏的時序控制，最終實現(xiàn)對液晶屏圖像顯示的控制。最后通過對使用該控制板點亮的液晶屏進行光學測試驗證了這種設(shè)計方案的可靠型和穩(wěn)定性。 本設(shè)計具有較大的實用價值，可為以后液晶屏控制系統(tǒng)的研制提供參考。
標簽： 液晶 顯示器控制 系統(tǒng)研究
上傳時間： 2013-07-22
上傳用戶：s藍莓汁
LCD液晶菜單 最大支持253級菜單 每增加一級菜單消耗4字節(jié)RAM 方便移植
標簽： Driver_menu 7565 ST
上傳時間： 2013-05-29
上傳用戶：fairy0212
數(shù)字信息時代帶來了“信息大爆炸”，使數(shù)據(jù)量大增，而數(shù)字圖像數(shù)據(jù)更是如此，如果不對圖像數(shù)據(jù)進行有效的壓縮，那么圖像信息的存儲與傳輸將無法進行。顯然，尋求一種高效的圖像壓縮系統(tǒng)具有很大的現(xiàn)實意義。 本文基于大規(guī)模現(xiàn)場可編程邏輯陣列(FPGA)和高速數(shù)字信號處理器(DSP)協(xié)同作業(yè)，來完成實時圖像處理的系統(tǒng)設(shè)計。出于對系統(tǒng)設(shè)計上的性能和功耗方面的考慮，系統(tǒng)中FPGA 選用的是ALTERA公司的Cyclone系列芯片EP1C12Q240C8，DSP選用的是TI公司的55x系列芯片TMS320VC5502。該系統(tǒng)集圖像采集、壓縮、顯示和存儲功能于一體，其中DSP為主處理器負責圖像處理，F(xiàn)PGA為協(xié)處理器負責系統(tǒng)的所有數(shù)字邏輯控制。FPGA和DSP的工作之間形成流水，并且借助于一片雙口RAM(CY7C025AV-15AI)完成兩者的通訊。結(jié)合FPGA和DSP自身的特點，本文提出一種新穎的信息通信方式，借助于一片雙口RAM，其內(nèi)部按其存儲空間等分兩塊，利用乒乓技術(shù)完成對高速實時的圖像數(shù)據(jù)緩沖。 該系統(tǒng)從視頻采集、傳輸、壓縮到圖像存儲等整個過程的工作，分別由FPGA和DSP承擔。充分考慮到它們自身的優(yōu)缺點，在滿足系統(tǒng)實時性要求的同時，結(jié)構(gòu)靈活，便于以后的擴展與升級。結(jié)果表明，在TMS320VC5502實現(xiàn)了對采集圖像的JPEG壓縮，效果良好且滿足了實時性的要求，因此系統(tǒng)的功能得到了總體上的驗證。 關(guān)鍵詞：圖像處理；FPGA；DSP；JPEG
上傳時間： 2013-06-11
上傳用戶：hjshhyy
數(shù)字圖像通信的最廣泛的應(yīng)用就是數(shù)字電視廣播系統(tǒng)，與以往的模擬電視業(yè)務(wù)相比，數(shù)字電視在節(jié)省頻譜資源、提高節(jié)目質(zhì)量方面帶來了一場新的革命，而與此對應(yīng)的DVB（Digital Video Broadcasting）標準的建立更是加速了數(shù)字電視廣播系統(tǒng)的大規(guī)模應(yīng)用。DVB標準選定MPEG—2標準作為音頻及視頻的編碼壓縮方式，隨后對MPEG—2碼流進行打包形成TS流（transport stream），進行多個傳輸流復用，最后通過不同媒介進行傳輸。在DVB標準的傳輸系統(tǒng)中，無論是衛(wèi)星傳輸，電纜傳輸還是地面?zhèn)鬏敚瑸榱吮Ｕ蠄D像質(zhì)量，使數(shù)字節(jié)目在傳輸過程中避免出現(xiàn)因受到各種信道噪聲干擾而出現(xiàn)失真的現(xiàn)象，都采用了信道編碼的方式來保護傳輸數(shù)據(jù)。信道編碼是數(shù)字通信系統(tǒng)中一個必需的、重要的環(huán)節(jié)。 信道編碼設(shè)計方案的優(yōu)劣決定了DVB系統(tǒng)的成功與否，本文重點研究了DVB系統(tǒng)中的信道編碼算法及其FPGA實現(xiàn)方案，主要進行了如下幾項工作： 1）介紹了DVB系統(tǒng)信道編碼的基本概念及特點，深入研究了DVB標準中信道編碼部分的關(guān)鍵技術(shù)，并針對每個信道編碼模塊進行工作原理分析、算法分析。 2）根據(jù)DVB信道編碼的特點，重點對信道編碼中四個模塊，包括擾碼、RS編碼、卷積交織編碼和卷積編碼的FPGA硬件實現(xiàn)算法進行了比較詳細的分析，并闡述了每個模塊及QPSK調(diào)制的設(shè)計方案及實現(xiàn)模塊功能的程序流程。 3）在RS（204，188）編碼過程中，利用有限域常數(shù)乘法器的特點，對編碼器進行了優(yōu)化，在很大程度上提高了編碼效率，卷積交織器部分采用RAM移位法，實現(xiàn)起來更為簡單且節(jié)省了FPGA器件內(nèi)部資源。 4）設(shè)計以Altera公司的QuartusⅡ為開發(fā)平臺，利用FPGA芯片EP1C6Q240C8完成了信道編碼各模塊及QPSK調(diào)制的硬件實現(xiàn)，通過Verilog HDL描述和時序仿真來驗證算法的可行性，并給出系統(tǒng)設(shè)計中減少毛刺的方法，使系統(tǒng)更為穩(wěn)定。最終的系統(tǒng)仿真結(jié)果表明該系統(tǒng)工作穩(wěn)定，達到了DVB系統(tǒng)信道編碼設(shè)計的要求。
上傳時間： 2013-06-26
上傳用戶：allen-zhao123
作為電子類專業(yè)學生，實驗是提高學生對所學知識的印象以及發(fā)現(xiàn)問題和解決問題的能力，增加學生動手能力的必須環(huán)節(jié)。本設(shè)計的目的就是開發(fā)一套滿足學生實驗需求的信號源，基于此目的本信號源并不需要突出的性能，但經(jīng)濟上要求低成本，同時要求操作簡單，能夠輸出多種波形，并且利于學生在此平臺上認識信號源原理，同時方便在此平臺上進行拓展開發(fā)。 設(shè)計中運用虛擬儀器技術(shù)將計算機屏幕作為儀器面板，采用EPP接口，同時在FPGA上開發(fā)控制電路，為后續(xù)開發(fā)留下了空間，同時節(jié)省了成本。本設(shè)計采用地址線16位，數(shù)據(jù)線12位的靜態(tài)RAM作為信號源的波形存儲器，后端采用兩種濾波類型對需要濾波的信號進行濾波。啟動信號時軟件需要先將波形數(shù)據(jù)預(yù)存在存儲器中便于調(diào)用，最后得到的結(jié)果基本滿足教學實驗的需求。 本文結(jié)構(gòu)上首先介紹了直接采用DDS芯片制作信號源的利弊，及作者采用這種設(shè)計的初衷，然后介紹了信號源的整體結(jié)構(gòu)，總體模塊。以下章節(jié)首先介紹FPGA內(nèi)部設(shè)計，包括總體結(jié)構(gòu)和幾大部分模塊，包括：時鐘產(chǎn)生電路，相位累加器，數(shù)據(jù)輸入控制電路，濾波器控制電路，信號源啟動控制電路。 然后介紹了其他模塊的設(shè)計，包括存儲器選擇，幅度控制電路的設(shè)計以及濾波器電路的設(shè)計，本設(shè)計的幅度控制采用兩級DA級聯(lián)，以及后端電阻分壓網(wǎng)絡(luò)調(diào)節(jié)的方式進行設(shè)計，提高了幅度調(diào)節(jié)的范圍。對于濾波器的設(shè)計，依據(jù)不同的信號頻率，分成了4個部分，對于500K以下的信號采用的是二階巴特沃斯有源低通濾波，對于500K以上至5M以下信號采用的五階RC低通濾波器。 在軟件設(shè)計部分，分成兩個部分，對于底層驅(qū)動程序采用以Labwindows/CVI為平臺進行開發(fā)，利用其編譯和執(zhí)行速度快，并且和LabVIEW能夠很好連接的特性。對于上層控制軟件，采用以LabVIEW為平臺進行開發(fā)，充分利用其圖化設(shè)計，易于擴展。 論文最后對所做工作進行了總結(jié)，提出了進一步改進的方向。
上傳時間： 2013-04-24
上傳用戶：afeiafei309
MP3音樂是目前最為流行的音樂格式，因其音質(zhì)、復雜度與壓縮比的完美折中，占據(jù)著廣闊的市場，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設(shè)備領(lǐng)域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實時性、面積等約束條件下，研究MP3解碼電路的設(shè)計方法，實現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗證方法。 論文的主要貢獻如下： (1)使用算法融合方法合并MP3解碼過程的相關(guān)步驟，以減少緩沖區(qū)存儲單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內(nèi)部的三個算法步驟融合在一起進行設(shè)計，可以省去存儲中間計算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設(shè)計技術(shù)，設(shè)置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問公共緩存技術(shù)，合理規(guī)劃各計算子模塊的工作時序，將數(shù)據(jù)計算的時間隱藏在訪存過程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計算量，加快了數(shù)據(jù)處理的速度。 (3)設(shè)計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設(shè)計RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺，實現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統(tǒng)頻率可達69.6MHz，充分滿足了MP3解碼過程的實時性要求。實驗結(jié)果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質(zhì)良好。
上傳時間： 2013-07-01
上傳用戶：xymbian
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
