fpga VITERBI dec project
標(biāo)簽： VITERBI project fpga dec
上傳時(shí)間： 2014-01-15
上傳用戶(hù)：lacsx
三篇關(guān)于VITERBI FPGA編譯碼器的優(yōu)化設(shè)計(jì)文檔： 1、VITERBI譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)與優(yōu)化.pdf 2、VITERBI譯碼器的低功耗設(shè)計(jì).pdf 3、基于FPGA的高速并行VITERBI譯碼器的設(shè)計(jì)與實(shí)現(xiàn).pdf
標(biāo)簽： VITERBI FPGA Vit
上傳時(shí)間： 2013-11-27
上傳用戶(hù)：邶刖
VITERBI Decoding Techniques in the TMS320C54x Family code 即是TMS320C54x實(shí)現(xiàn)VITERBI譯碼，是C與匯編混合編程，相信學(xué)習(xí)通信的又要用DSP來(lái)實(shí)現(xiàn)的人，一定會(huì)驚喜的
標(biāo)簽： 320C Techniques 320 C54
上傳時(shí)間： 2014-10-27
上傳用戶(hù)：shinesyh
VITERBI譯碼以及psk調(diào)制解調(diào)的源程序
標(biāo)簽： VITERBI psk 譯碼 源程序
上傳時(shí)間： 2013-12-08
上傳用戶(hù)：yepeng139
VITERBI硬判決的程序，包括繪制信能曲線(xiàn)圖等。基于matlab實(shí)現(xiàn)
標(biāo)簽： VITERBI 程序
上傳時(shí)間： 2014-12-06
上傳用戶(hù)：電子世界
Convolutional(2,1,6) Encoder and soft decision VITERBI Decoder
標(biāo)簽： Convolutional decision Encoder Decoder
上傳時(shí)間： 2014-01-01
上傳用戶(hù)：cc1
Convolutional(2,1,6) Encoder and soft decision VITERBI Decoder 剛才上載的有錯(cuò)誤,已修正
上傳時(shí)間： 2016-01-14
上傳用戶(hù)：hoperingcong
這是本人在TI DSP C6713DSK開(kāi)發(fā)板上開(kāi)發(fā)的VITERBI算法實(shí)現(xiàn)程序，已調(diào)試通過(guò)。
標(biāo)簽： VITERBI C6713 6713 DSP
上傳時(shí)間： 2016-01-16
上傳用戶(hù)：wl9454
list of VITERBI編譯碼算法。編碼結(jié)構(gòu)能夠任意變化。對(duì)初學(xué)者來(lái)說(shuō)不錯(cuò)
標(biāo)簽： VITERBI list of 編譯碼
上傳時(shí)間： 2013-12-26
上傳用戶(hù)：2404
介紹了VITERBI譯碼器的編解碼器的設(shè)計(jì)，包括decoder.v,encoder.v.control.v,ram.v等，壓縮 包里面有pdf說(shuō)明
標(biāo)簽： VITERBI 譯碼器 編解碼器
上傳時(shí)間： 2013-12-20
上傳用戶(hù)：zhichenglu
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
