本文著重介紹LCD液晶驅動芯片PCF8562的相關知識，以及它級聯(lián)的典型應用電路及背極輸出、段輸出的典型波形。
上傳時間： 2013-10-20
上傳用戶：yanyueshen
本文旨在討論M0 LPC1100微控制器系列的低功耗特性，以及有利于降低電源能耗的系統(tǒng)設計技術。
上傳時間： 2013-12-17
上傳用戶：Yue Zhong
NCV4269是一款精準的低功耗5V穩(wěn)壓源，它的輸出電流負載為150mA。輸出電壓的精確度為±2.0%，在輸出電流為100mA時輸出電壓的最大紋波電壓為0.5V。NCV4269的最大特點就是靜態(tài)電流小，在輸出電流為1.0mA時靜態(tài)電流只有240μA。這一特點非常適合應用與利用電池供電的微處理器設備。
標簽： 4269 NCV 低功耗 產(chǎn)品簡介
上傳時間： 2013-11-08
上傳用戶：yimoney
TI半導體針對工業(yè)應用推出了基于ARM926EJ-S內核的低功耗ARM9處理器AM17xx和AM18xx。其中，AM17xx 和OMAPL137在軟件和引腳上兼容；AM18xx 和OMAPL138在軟件和引腳上兼容。基于本系列處理器，用戶可快速開發(fā)出具有強壯可靠操作系統(tǒng)、豐富用戶接口、高性能的處理能力的設備。
上傳時間： 2013-10-19
上傳用戶：9牛10
本應用規(guī)格書詳細描述了飛利浦一通道和兩通道SC16Cxxx 器件與飛利浦低功耗SC16CxxxB 器件之間的不同，希望從原飛利浦方案轉移到新方案的客戶能夠在這流程中找到有用的信息。
上傳時間： 2013-10-15
上傳用戶：a3318966
單片機系統(tǒng)的低功耗設計策略:摘要嵌入式系統(tǒng)的低功耗設計需要全面分析各方面因素，統(tǒng)籌規(guī)劃。在設計之初，各個因素往往是相互制約、相互影響的，一個降低系統(tǒng)功耗的措施有時會帶來其他方面的“負效應”。因此，降低系統(tǒng)整體功耗，需要仔細分析和計算。本文從硬件和應用軟件設計兩個方面，闡述一個以單片機為核心的嵌入式系統(tǒng)低功耗設計時所需考慮的一些問題。關鍵詞低功耗設計 硬件設計 應用軟件設計 低功耗模式 在嵌入式應用中，系統(tǒng)的功耗越來越受到人們的重視，這一點對于需要電池供電的便攜式系統(tǒng)尤其明顯。降低系統(tǒng)功耗，延長電池的壽命，就是降低系統(tǒng)的運行成本。對于以單片機為核心的嵌入式應用，系統(tǒng)功耗的最小化需要從軟、硬件設計兩方面入手。 隨著越來越多的嵌入式應用使用了實時操作系統(tǒng)，如何在操作系統(tǒng)層面上降低系統(tǒng)功耗也成為一個值得關注的問題。限于篇幅，本文僅從硬件設計和應用軟件設計兩個方面討論。
標簽： 單片機系統(tǒng) 低功耗設計 策略
上傳時間： 2013-11-21
上傳用戶：zhenyushaw
MSP430系列flash型超低功耗16位單片機MSP430系列單片機在超低功耗和功能集成等方面有明顯的特點。該系列單片機自問世以來，頗受用戶關注。在2000年該系列單片機又出現(xiàn)了幾個FLASH型的成員，它們除了仍然具備適合應用在自動信號采集系統(tǒng)、電池供電便攜式裝置、超長時間連續(xù)工作的設備等領域的特點外，更具有開發(fā)方便、可以現(xiàn)場編程等優(yōu)點。這些技術特點正是應用工程師特別感興趣的。《MSP430系列FLASH型超低功耗16位單片機》對該系列單片機的FLASH型成員的原理、結構、內部各功能模塊及開發(fā)方法與工具作詳細介紹。MSP430系列FLASH型超低功耗16位單片機 目錄 第1章 引 論1.1 MSP430系列單片機1.2 MSP430F11x系列1.3 MSP430F11x1系列1.4 MSP430F13x系列1.5 MSP430F14x系列第2章 結構概述2.1 引 言2.2 CPU2.3 程序存儲器2.4 數(shù)據(jù)存儲器2.5 運行控制2.6 外圍模塊2.7 振蕩器與時鐘發(fā)生器第3章 系統(tǒng)復位、中斷及工作模式3.1 系統(tǒng)復位和初始化3.1.1 引 言3.1.2 系統(tǒng)復位后的設備初始化3.2 中斷系統(tǒng)結構3.3 MSP430 中斷優(yōu)先級3.3.1 中斷操作--復位/NMI3.3.2 中斷操作--振蕩器失效控制3.4 中斷處理 3.4.1 SFR中的中斷控制位3.4.2 中斷向量地址3.4.3 外部中斷3.5 工作模式3.5.1 低功耗模式0、1（LPM0和LPM1）3.5.2 低功耗模式2、3（LPM2和LPM3）3.5.3 低功耗模式4（LPM4）22 3.6 低功耗應用的要點23第4章 存儲空間4.1 引 言4.2 存儲器中的數(shù)據(jù)4.3 片內ROM組織4.3.1 ROM 表的處理4.3.2 計算分支跳轉和子程序調用4.4 RAM 和外圍模塊組織4.4.1 RAM4.4.2 外圍模塊--地址定位4.4.3 外圍模塊--SFR4.5 FLASH存儲器4.5.1 FLASH存儲器的組織4.5.2 FALSH存儲器的數(shù)據(jù)結構4.5.3 FLASH存儲器的控制寄存器4.5.4 FLASH存儲器的安全鍵值與中斷4.5.5 經(jīng)JTAG接口訪問FLASH存儲器39第5章 16位CPU5.1 CPU寄存器5.1.1 程序計數(shù)器PC5.1.2 系統(tǒng)堆棧指針SP5.1.3 狀態(tài)寄存器SR5.1.4 常數(shù)發(fā)生寄存器CG1和CG25.2 尋址模式5.2.1 寄存器模式5.2.2 變址模式5.2.3 符號模式5.2.4 絕對模式5.2.5 間接模式5.2.6 間接增量模式5.2.7 立即模式5.2.8 指令的時鐘周期與長度5.3 指令組概述5.3.1 雙操作數(shù)指令5.3.2 單操作數(shù)指令5.3.3 條件跳轉5.3.4 模擬指令的簡短格式5.3.5 其他指令第6章 硬件乘法器6.1 硬件乘法器6.2 硬件乘法器操作6.2.1 無符號數(shù)相乘(16位×16位、16位×8位、8位×16位、8位×8位)6.2.2 有符號數(shù)相乘(16位×16位、16位×8位、8位×16位、8位×8位)6.2.3 無符號數(shù)乘加(16位×16位、16位×8位、8位×16位、8位×8位)6.2.4 有符號數(shù)乘加(16位×16位、16位×8位、8位×16位、8位×8位)6.3 硬件乘法器寄存器6.4 硬件乘法器的軟件限制6.4.1 尋址模式6.4.2 中斷程序6.4.3 MACS第7章 基礎時鐘模塊7.1 基礎時鐘模塊7.2 LFXT1與XT27.2.1 LFXT1振蕩器7.2.2 XT2振蕩器7.2.3 振蕩器失效檢測7.2.4 XT振蕩器失效時的DCO7.3 DCO振蕩器7.3.1 DCO振蕩器的特性7.3.2 DCO調整器7.4 時鐘與運行模式7.4.1 由PUC啟動7.4.2 基礎時鐘調整7.4.3 用于低功耗的基礎時鐘特性7.4.4 選擇晶振產(chǎn)生MCLK7.4.5 時鐘信號的同步7.5 基礎時鐘模塊控制寄存器7.5.1 DCO時鐘頻率控制7.5.2 振蕩器與時鐘控制寄存器7.5.3 SFR控制位第8章 輸入輸出端口8.1 引 言8.2 端口P1、P28.2.1 P1、P2的控制寄存器8.2.2 P1、P2的原理8.2.3 P1、P2的中斷控制功能8.3 端口P3、P4、P5和P68.3.1 端口P3、P4、P5和P6的控制寄存器8.3.2 端口P3、P4、P5和P6的端口邏輯第9章 看門狗定時器WDT9.1 看門狗定時器9.2 WDT寄存器9.3 WDT中斷控制功能9.4 WDT操作第10章 16位定時器Timer_A10.1 引 言10.2 Timer_A的操作10.2.1 定時器模式控制10.2.2 時鐘源選擇和分頻10.2.3 定時器啟動10.3 定時器模式10.3.1 停止模式10.3.2 增計數(shù)模式10.3.3 連續(xù)模式10.3.4 增/減計數(shù)模式10.4 捕獲/比較模塊10.4.1 捕獲模式10.4.2 比較模式10.5 輸出單元10.5.1 輸出模式10.5.2 輸出控制模塊10.5.3 輸出舉例10.6 Timer_A的寄存器10.6.1 Timer_A控制寄存器TACTL10.6.2 Timer_A寄存器TAR10.6.3 捕獲/比較控制寄存器CCTLx10.6.4 Timer_A中斷向量寄存器10.7 Timer_A的UART應用 第11章 16位定時器Timer_B11.1 引 言11.2 Timer_B的操作11.2.1 定時器長度11.2.2 定時器模式控制11.2.3 時鐘源選擇和分頻11.2.4 定時器啟動11.3 定時器模式11.3.1 停止模式11.3.2 增計數(shù)模式11.3.3 連續(xù)模式11.3.4 增/減計數(shù)模式11.4 捕獲/比較模塊11.4.1 捕獲模式11.4.2 比較模式11.5 輸出單元11.5.1 輸出模式11.5.2 輸出控制模塊11.5.3 輸出舉例11.6 Timer_B的寄存器11.6.1 Timer_B控制寄存器TBCTL11.6.2 Timer_B寄存器TBR11.6.3 捕獲/比較控制寄存器CCTLx11.6.4 Timer_B中斷向量寄存器第12章 USART通信模塊的UART功能12.1 異步模式12.1.1 異步幀格式12.1.2 異步通信的波特率發(fā)生器12.1.3 異步通信格式12.1.4 線路空閑多機模式12.1.5 地址位多機通信格式12.2 中斷和中斷允許12.2.1 USART接收允許12.2.2 USART發(fā)送允許12.2.3 USART接收中斷操作12.2.4 USART發(fā)送中斷操作12.3 控制和狀態(tài)寄存器12.3.1 USART控制寄存器UCTL12.3.2 發(fā)送控制寄存器UTCTL12.3.3 接收控制寄存器URCTL12.3.4 波特率選擇和調整控制寄存器12.3.5 USART接收數(shù)據(jù)緩存URXBUF12.3.6 USART發(fā)送數(shù)據(jù)緩存UTXBUF12.4 UART模式，低功耗模式應用特性12.4.1 由UART幀啟動接收操作12.4.2 時鐘頻率的充分利用與UART的波特率12.4.3 多處理機模式對節(jié)約MSP430資源的支持12.5 波特率計算 第13章 USART通信模塊的SPI功能13.1 USART同步操作13.1.1 SPI模式中的主模式13.1.2 SPI模式中的從模式13.2 中斷與控制功能 13.2.1 USART接收/發(fā)送允許位及接收操作13.2.2 USART接收/發(fā)送允許位及發(fā)送操作13.2.3 USART接收中斷操作13.2.4 USART發(fā)送中斷操作13.3 控制與狀態(tài)寄存器13.3.1 USART控制寄存器13.3.2 發(fā)送控制寄存器UTCTL13.3.3 接收控制寄存器URCTL13.3.4 波特率選擇和調制控制寄存器13.3.5 USART接收數(shù)據(jù)緩存URXBUF13.3.6 USART發(fā)送數(shù)據(jù)緩存UTXBUF第14章 比較器Comparator_A14.1 概 述14.2 比較器A原理14.2.1 輸入模擬開關14.2.2 輸入多路切換14.2.3 比較器14.2.4 輸出濾波器14.2.5 參考電平發(fā)生器14.2.6 比較器A中斷電路14.3 比較器A控制寄存器14.3.1 控制寄存器CACTL114.3.2 控制寄存器CACTL214.3.3 端口禁止寄存器CAPD14.4 比較器A應用14.4.1 模擬信號在數(shù)字端口的輸入14.4.2 比較器A測量電阻元件14.4.3 兩個獨立電阻元件的測量系統(tǒng)14.4.4 比較器A檢測電流或電壓14.4.5 比較器A測量電流或電壓14.4.6 測量比較器A的偏壓14.4.7 比較器A的偏壓補償14.4.8 增加比較器A的回差第15章 模數(shù)轉換器ADC1215.1 概 述15.2 ADC12的工作原理及操作15.2.1 ADC內核15.2.2 參考電平15.3 模擬輸入與多路切換15.3.1 模擬多路切換15.3.2 輸入信號15.3.3 熱敏二極管的使用15.4 轉換存儲15.5 轉換模式15.5.1 單通道單次轉換模式15.5.2 序列通道單次轉換模式15.5.3 單通道重復轉換模式15.5.4 序列通道重復轉換模式15.5.5 轉換模式之間的切換15.5.6 低功耗15.6 轉換時鐘與轉換速度15.7 采 樣15.7.1 采樣操作15.7.2 采樣信號輸入選擇15.7.3 采樣模式15.7.4 MSC位的使用15.7.5 采樣時序15.8 ADC12控制寄存器15.8.1 控制寄存器ADC12CTL0和ADC12CTL115.8.2 轉換存儲寄存器ADC12MEMx15.8.3 控制寄存器ADC12MCTLx15.8.4 中斷標志寄存器ADC12IFG.x和中斷允許寄存器ADC12IEN.x15.8.5 中斷向量寄存器ADC12IV15.9 ADC12接地與降噪第16章 FLASH型芯片的開發(fā)16.1 開發(fā)系統(tǒng)概述16.1.1 開發(fā)技術16.1.2 MSP430系列的開發(fā)16.1.3 MSP430F系列的開發(fā)16.2 FLASH型的FET開發(fā)方法16.2.1 MSP430芯片的JTAG接口16.2.2 FLASH型仿真工具16.3 FLASH型的BOOT ROM16.3.1 標準復位過程和進入BSL過程16.3.2 BSL的UART協(xié)議16.3.3 數(shù)據(jù)格式16.3.4 退出BSL16.3.5 保護口令16.3.6 BSL的內部設置和資源附錄A 尋址空間附錄B 指令說明B.1 指令匯總B.2 指令格式B.3 不增加ROM開銷的模擬指令B.4 指令說明（字母順序）B.5 用幾條指令模擬的宏指令附錄C MSP430系列單片機參數(shù)表附錄D MSP430系列單片機封裝形式附錄E MSP430系列器件命名
上傳時間： 2014-04-28
上傳用戶：sssnaxie
時鐘和低功耗模式片內集成有PLL(鎖相環(huán))電路。外接的基準晶體+PLL(鎖相環(huán))電路共同組成系統(tǒng)時鐘電路。有關引腳：XTAL1/CLKIN：外接的基準晶體到片內振蕩器輸入引腳；如使用外部振蕩器，外部振蕩器的輸出必須接該腳。XTAL2：片內PLL振蕩器輸出引腳；CLKOUT/IOPE0：該腳可作為時鐘輸出或通用IO腳；可用來輸出CPU時鐘或看門狗定時器時鐘；由系統(tǒng)控制狀態(tài)寄存器（SCSR1)中的位14決定。
上傳時間： 2013-10-24
上傳用戶：1159797854
結合單片機技術及其它相關技術的新進展，研究了便攜式智能儀器儀表的實用低功耗技術。對便攜式智能儀器儀表的低功耗設計具有指導作用。功耗問題一直是便攜式電子系統(tǒng)發(fā)展的主要障礙。現(xiàn)在，電子系統(tǒng)的低功耗設計作為綠色電子的基本要求，成為現(xiàn)代電子系統(tǒng)的普遍追求。電子系統(tǒng)的低功耗設計可實現(xiàn)電子終端產(chǎn)品便攜、節(jié)能、可靠的愿望。LSI 和VLSI 技術的發(fā)展與應用，有賴與可靠性技術和低功耗技術的發(fā)展。便攜式智能儀器儀表在許多領域有重要而廣泛的應用。單片機是便攜式智能儀器儀表的核心。在一定意義上講，便攜式智能儀器儀表是一個單片機應用系統(tǒng)。單片機技術及其它相關技術的迅速發(fā)展，為便攜式智能儀器儀表的低功耗設計提供了必要的條件。長壽命、高速度、低電壓與低功耗、低噪聲與高可靠性、多品種、低價格等是單片機技術發(fā)展的特點，并已取得很大進展[1]。本文將結合單片機技術及其它相關技術的新進展，討論便攜式智能儀器儀表的實用低功耗技術。這對便攜式智能儀器儀表（以下簡稱“智能儀表”）的低功耗設計具有較好的指導作用。
上傳時間： 2013-10-11
上傳用戶：tou15837271233
本文介紹了一個以嵌入式USB 主機接口芯片SL811HS 為核心，采用U 盤為存儲介質的單片機低功耗海量存儲系統(tǒng)。該系統(tǒng)實現(xiàn)了儀器的便攜化，從而，為便攜儀器或嵌入式系統(tǒng)的外掛式海量存儲的發(fā)展開拓了新思路。近幾年，隨著Flash Memory 非易失存儲技術的發(fā)展，基于USB 接口的閃存即U 盤現(xiàn)已得到廣泛應用。從理論上講，以U 盤作為便攜式采集存儲系統(tǒng)的存儲載體完全能夠滿足長時間采集海量數(shù)據(jù)的要求。但目前所面臨的問題是，U 盤主要應用于PC 機系統(tǒng)中。以單片機等微處理器為核心的嵌入式系統(tǒng)的應用中，尚缺少與U 盤的直接接口技術。因此將單片機技術與U 盤存儲技術兩者結合起來，利用單片機直接讀寫U 盤，并通過總線方式與嵌入式系統(tǒng)的其它部分實現(xiàn)命令和數(shù)據(jù)的通信，從而實現(xiàn)便攜儀器或者嵌入式系統(tǒng)的外掛式海量存儲，具有廣闊的應用前景。而以Cypress 公司的SL811HS 為代表的嵌入式USB 主機接口芯片為這種方案的實現(xiàn)提供了可能。
上傳時間： 2013-10-09
上傳用戶：無聊來刷下
