現(xiàn)代通信越來越依靠全數(shù)字處理技術(shù), 通信系統(tǒng)中的全數(shù)字調(diào)制解調(diào)意味著發(fā)射機(jī) 及接收機(jī)將全部采用數(shù)字信號(hào)處理(DSP) 算法, 從而整個(gè)通信系統(tǒng)就可以用DSP 芯片或超 大規(guī)模集成電路(VL S I) 器件來實(shí)現(xiàn)。對(duì)全數(shù)字BPSK 調(diào)制解調(diào)系統(tǒng)采用計(jì)算機(jī)仿真的方法 進(jìn)行研究能清楚地了解通信系統(tǒng)中所運(yùn)用的數(shù)字信號(hào)處理技術(shù), 包括信息源、發(fā)送和接收 濾波器、內(nèi)插器以及判決器等全部采用數(shù)字信號(hào)處理算法來實(shí)現(xiàn)。文章給出了BPSK 調(diào)制 解調(diào)系統(tǒng)各個(gè)模塊的算法和結(jié)構(gòu), 運(yùn)用MA TLAB 軟件進(jìn)行了仿真, 得出了各個(gè)部分的時(shí)域 和頻域波形圖, 系統(tǒng)仿真的設(shè)計(jì)方法對(duì)Q PSK、16QAM 等全數(shù)字調(diào)制解調(diào)系統(tǒng)的硬件實(shí)現(xiàn) 具有實(shí)際的指導(dǎo)意義。
標(biāo)簽： DSP 全數(shù)字 通信系統(tǒng) VL
上傳時(shí)間： 2016-06-15
上傳用戶：qwe1234
現(xiàn)代通信越來越依靠全數(shù)字處理技術(shù), 通信系統(tǒng)中的全數(shù)字調(diào)制解調(diào)意味著發(fā)射機(jī) 及接收機(jī)將全部采用數(shù)字信號(hào)處理(DSP) 算法, 從而整個(gè)通信系統(tǒng)就可以用DSP 芯片或超 大規(guī)模集成電路(VL S I) 器件來實(shí)現(xiàn)。對(duì)全數(shù)字BPSK 調(diào)制解調(diào)系統(tǒng)采用計(jì)算機(jī)仿真的方法 進(jìn)行研究能清楚地了解通信系統(tǒng)中所運(yùn)用的數(shù)字信號(hào)處理技術(shù), 包括信息源、發(fā)送和接收 濾波器、內(nèi)插器以及判決器等全部采用數(shù)字信號(hào)處理算法來實(shí)現(xiàn)。文章給出了BPSK 調(diào)制 解調(diào)系統(tǒng)各個(gè)模塊的算法和結(jié)構(gòu), 運(yùn)用MA TLAB 軟件進(jìn)行了仿真, 得出了各個(gè)部分的時(shí)域 和頻域波形圖, 系統(tǒng)仿真的設(shè)計(jì)方法對(duì)Q PSK、16QAM 等全數(shù)字調(diào)制解調(diào)系統(tǒng)的硬件實(shí)現(xiàn) 具有實(shí)際的指導(dǎo)意義。
標(biāo)簽： DSP 全數(shù)字 通信系統(tǒng) VL
上傳時(shí)間： 2014-01-17
上傳用戶：Breathe0125
現(xiàn)代通信越來越依靠全數(shù)字處理技術(shù), 通信系統(tǒng)中的全數(shù)字調(diào)制解調(diào)意味著發(fā)射機(jī) 及接收機(jī)將全部采用數(shù)字信號(hào)處理(DSP) 算法, 從而整個(gè)通信系統(tǒng)就可以用DSP 芯片或超 大規(guī)模集成電路(VL S I) 器件來實(shí)現(xiàn)。對(duì)全數(shù)字BPSK 調(diào)制解調(diào)系統(tǒng)采用計(jì)算機(jī)仿真的方法 進(jìn)行研究能清楚地了解通信系統(tǒng)中所運(yùn)用的數(shù)字信號(hào)處理技術(shù), 包括信息源、發(fā)送和接收 濾波器、內(nèi)插器以及判決器等全部采用數(shù)字信號(hào)處理算法來實(shí)現(xiàn)。文章給出了BPSK 調(diào)制 解調(diào)系統(tǒng)各個(gè)模塊的算法和結(jié)構(gòu), 運(yùn)用MA TLAB 軟件進(jìn)行了仿真, 得出了各個(gè)部分的時(shí)域 和頻域波形圖, 系統(tǒng)仿真的設(shè)計(jì)方法對(duì)Q PSK、16QAM 等全數(shù)字調(diào)制解調(diào)系統(tǒng)的硬件實(shí)現(xiàn) 具有實(shí)際的指導(dǎo)意義。
標(biāo)簽： DSP 全數(shù)字 通信系統(tǒng) VL
上傳時(shí)間： 2013-12-10
上傳用戶：wlcaption
The MAX14885E, a 2:2 VGA switch, connects a VGA source to a VGA monitor. To ease direct connection to graphics controllers orthe ASIC, the MAX14885E has two supplies: VCC, a 5V ±5% supply, drives the VGA side interface; and the VL supply sets the logicswitching thresholds on the digital input pins (EN, S00, S01, S10, S11, SHA, SHB, SVA, and SVB). This application note documentsthe proper sequencing of the VCC and VL power supplies on power-up.
標(biāo)簽： 14885E 14885 MAX VGA
上傳時(shí)間： 2013-10-23
上傳用戶：wuchunzhong
計(jì)算機(jī)部件要具有通用性，適應(yīng)不同系統(tǒng)與不同用戶的需求，設(shè)計(jì)必須模塊化。計(jì)算機(jī)部件產(chǎn)品(模塊)供應(yīng)出現(xiàn)多元化。模塊之間的聯(lián)接關(guān)系要標(biāo)準(zhǔn)化，使模塊具有通用性。模塊設(shè)計(jì)必須基于一種大多數(shù)廠商認(rèn)可的模塊聯(lián)接關(guān)系，即一種總線標(biāo)準(zhǔn)。總線的標(biāo)準(zhǔn)總線是一類信號(hào)線的集合是模塊間傳輸信息的公共通道，通過它，計(jì)算機(jī)各部件間可進(jìn)行各種數(shù)據(jù)和命令的傳送。為使不同供應(yīng)商的產(chǎn)品間能夠互換，給用戶更多的選擇，總線的技術(shù)規(guī)范要標(biāo)準(zhǔn)化。總線的標(biāo)準(zhǔn)制定要經(jīng)周密考慮，要有嚴(yán)格的規(guī)定。總線標(biāo)準(zhǔn)（技術(shù)規(guī)范）包括以下幾部分：機(jī)械結(jié)構(gòu)規(guī)范：模塊尺寸、總線插頭、總線接插件以及按裝尺寸均有統(tǒng)一規(guī)定。功能規(guī)范：總線每條信號(hào)線（引腳的名稱）、功能以及工作過程要有統(tǒng)一規(guī)定。電氣規(guī)范：總線每條信號(hào)線的有效電平、動(dòng)態(tài)轉(zhuǎn)換時(shí)間、負(fù)載能力等。總線的發(fā)展情況S-100總線：產(chǎn)生于1975年，第一個(gè)標(biāo)準(zhǔn)化總線，為微計(jì)算機(jī)技術(shù)發(fā)展起到了推動(dòng)作用。IBM-PC個(gè)人計(jì)算機(jī)采用總線結(jié)構(gòu)（Industry Standard Architecture, ISA)并成為工業(yè)化的標(biāo)準(zhǔn)。先后出現(xiàn)8位ISA總線、16位ISA總線以及后來兼容廠商推出的EISA（Extended ISA)32位ISA總線。為了適應(yīng)微處理器性能的提高及I/O模塊更高吞吐率的要求，出現(xiàn)了VL-Bus(VESA Local Bus)和PCI(Peripheral Component Interconnect,PCI）總線。適合小型化要求的PCMCIA(Personal Computer Memory Card International Association)總線，用于筆記本計(jì)算機(jī)的功能擴(kuò)展。總線的指標(biāo)計(jì)算機(jī)主機(jī)性能迅速提高,各功能模塊性能也要相應(yīng)提高,這對(duì)總線性能提出更高的要求。總線主要技術(shù)指標(biāo)有幾方面：總線寬度：一次操作可以傳輸?shù)臄?shù)據(jù)位數(shù)，如S100為8位，ISA為16位，EISA為32位，PCI-2可達(dá)64位。總線寬度不會(huì)超過微處理器外部數(shù)據(jù)總線的寬度。總數(shù)工作頻率：總線信號(hào)中有一個(gè)CLK時(shí)鐘，CLK越高每秒鐘傳輸?shù)臄?shù)據(jù)量越大。ISA、EISA為8MHz，PCI為33.3MHz, PCI-2可達(dá)達(dá)66.6MHz。單個(gè)數(shù)據(jù)傳輸周期：不同的傳輸方式，每個(gè)數(shù)據(jù)傳輸所用CLK周期數(shù)不同。ISA要2個(gè)，PCI用1個(gè)CLK周期。這決定總線最高數(shù)據(jù)傳輸率。5. 總線的分類與層次系統(tǒng)總線：是微處理器芯片對(duì)外引線信號(hào)的延伸或映射，是微處理器與片外存儲(chǔ)器及I/0接口傳輸信息的通路。系統(tǒng)總線信號(hào)按功能可分為三類：地址總線（Where）：指出數(shù)據(jù)的來源與去向。地址總線的位數(shù)決定了存儲(chǔ)空間的大小。系統(tǒng)總線：數(shù)據(jù)總線（What）提供模塊間傳輸數(shù)據(jù)的路徑，數(shù)據(jù)總線的位數(shù)決定微處理器結(jié)構(gòu)的復(fù)雜度及總體性能。控制總線（When）：提供系統(tǒng)操作所必需的控制信號(hào)，對(duì)操作過程進(jìn)行控制與定時(shí)。擴(kuò)充總線：亦稱設(shè)備總線，用于系統(tǒng)I/O擴(kuò)充。與系統(tǒng)總線工作頻率不同，經(jīng)接口電路對(duì)系統(tǒng)總統(tǒng)信號(hào)緩沖、變換、隔離，進(jìn)行不同層次的操作（ISA、EISA、MCA)局部總線：擴(kuò)充總線不能滿足高性能設(shè)備（圖形、視頻、網(wǎng)絡(luò)）接口的要求，在系統(tǒng)總線與擴(kuò)充總線之間插入一層總線。由于它經(jīng)橋接器與系統(tǒng)總線直接相連，因此稱之為局部總線（PCI）。
標(biāo)簽： 微型計(jì)算機(jī) 總線
上傳時(shí)間： 2013-11-09
上傳用戶：nshark
(1)輸入E條弧<j,k>,建立AOE-網(wǎng)的存儲(chǔ)結(jié)構(gòu) (2)從源點(diǎn)v出發(fā),令ve[0]=0,按拓?fù)渑判蚯笃溆喔黜?xiàng)頂點(diǎn)的最早發(fā)生時(shí)間ve[i](1<=i<=n-1).如果得到的拓樸有序序列中頂點(diǎn)個(gè)數(shù)小于網(wǎng)中頂點(diǎn)數(shù)n,則說明網(wǎng)中存在環(huán),不能求關(guān)鍵路徑,算法終止 否則執(zhí)行步驟(3)(3)從匯點(diǎn)v出發(fā),令VL[n-1]=ve[n-1],按逆拓樸排序求其余各頂點(diǎn)的最遲發(fā)生時(shí)間VL[i](n-2>=i>=2). (4)根據(jù)各頂點(diǎn)的ve和VL值,求每條弧s的最早發(fā)生時(shí)間e(s)和最遲開始時(shí)間l(s).若某條弧滿足條件e(s)=l(s),則為關(guān)鍵活動(dòng).
上傳時(shí)間： 2014-11-28
上傳用戶：fredguo
computes the eigenvalues of a symmetric tridiagonal * matrix T. The user may ask for all eigenvalues, all eigenvalues in the half-open interval (VL, VU], or the IL-th through IU-th eigenvalues.
標(biāo)簽： T. eigenvalues tridiagonal eigenvalue
上傳時(shí)間： 2014-01-21
上傳用戶：CSUSheep
本程序主要通過外部中斷INT0及3.3端口讀取PS2鍵盤值并通過LCD1602顯示，鍵掃描碼的解碼通過數(shù)組方式解碼，程序的解碼功能主要針對(duì)數(shù)字及大小寫字母和常用標(biāo)點(diǎn)符號(hào) 硬件描述：PS2鍵盤的時(shí)鐘線（clk）接89S51的INT0（P3.2）,數(shù)據(jù)線data接（P3.3） LCD的控制端口分別為： RS = P2^7，RW = P2^6，EP = P2^5，數(shù)據(jù)端口為P0，液晶顯示偏壓VL必須接
上傳時(shí)間： 2016-11-09
上傳用戶：水中浮云
電感種類很多，現(xiàn)在按照電感的常用型號(hào)進(jìn)行分類如下：貼片功率電感（無屏蔽）--IND_CD{ Type }--(風(fēng)華高科的PIO系列,岑科的CKO系列);貼片功率電感(超薄)------Ind_SWPA{ Type }--風(fēng)華高科的PRS系列;貼片屏蔽功率電感-------IND_CDRH{ Type }----風(fēng)華高科的MS系列,岑科的CKCH系列;貼片NR電感-------------IND_NR{ Type }----風(fēng)華高科的PRS系列,岑科的CKCS系列;貼片小功率電感-----Ind_SMD_E{ Type }--風(fēng)華高科的貼片電感系列;直插繞線電感----Ind_PK{ Type }---風(fēng)華高科的VL型立式固定系列;
上傳時(shí)間： 2022-04-29
上傳用戶：zhanglei193
在電子和自動(dòng)化技術(shù)的應(yīng)用中，單片機(jī)和DAC（數(shù)模轉(zhuǎn)換器）是經(jīng)常需要同時(shí)使用的，然而許多單片機(jī)內(nèi)部并沒有集成DAC，即使有些單片機(jī)內(nèi)部集成了DAC，DAC的精度也往往不高，在高精度的應(yīng)用中還是需要外接DAC，這樣增加了成本。但是，幾乎所有的單片機(jī)都提供定時(shí)器或者PWM輸出功能。如果能應(yīng)用單片機(jī)的PWM輸出（或者通過定時(shí)器和軟件一起來實(shí)現(xiàn)PWM輸出），經(jīng)過簡單的變換電路就可以實(shí)現(xiàn)DAC，這將大量降低成本電子設(shè)備的成本、減少體積，并容易提高精度。本文在對(duì)PWM到DAC轉(zhuǎn)換關(guān)系的理論分析的基礎(chǔ)上，設(shè)計(jì)出輸出為0~5V電壓的DAC。1應(yīng)用PWM實(shí)現(xiàn)DAC的理論分析PWM是一種周期一定而高低電平的占空比可以調(diào)制的方波信號(hào)，圖1是一種在電路中經(jīng)常遇到的PWM波。該P(yáng)WM的高低電平分別為VH和VL，理想的情況VL等于0，但是實(shí)際中一般不等于0，這往往是應(yīng)用中產(chǎn)生誤差的一個(gè)主要原因。
上傳時(shí)間： 2022-06-25
上傳用戶：ttalli
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
