本文介紹的系統(tǒng)是一個以PowerPC 405為微處理器，基于VME總線的以太網(wǎng)接口設(shè)備，它通過以太網(wǎng)和VME總線接口，實(shí)現(xiàn)VME系統(tǒng)與外部局域網(wǎng)的實(shí)時數(shù)據(jù)交換。
標(biāo)簽： VME 總線 以太網(wǎng) 接口設(shè)備
上傳時間： 2014-01-16
上傳用戶：xymbian
根據(jù)VME總線規(guī)范和協(xié)議要求,基于GAL芯片進(jìn)行了VME總線地址譯碼、數(shù)據(jù)讀寫及中斷控制接口電路的設(shè)計,完成了電路板設(shè)計和研制,試驗研究表明其功能滿足要求,文中所提出的設(shè)計思路方法合理可行。
標(biāo)簽： GAL VME 總線接口電路 程序設(shè)計
上傳時間： 2013-11-03
上傳用戶：zhanditian
在嵌入式系統(tǒng)中對Lattice CPLD軟件升級時所需的VME文件生成所需源代碼。
標(biāo)簽： Lattice CPLD VME 嵌入式系統(tǒng)
上傳時間： 2014-08-07
上傳用戶：refent
在嵌入式系統(tǒng)中對Lattice CPLD軟件升級時所需的VME文件生成所需源代碼。基于E2PROM存儲
標(biāo)簽： Lattice E2PROM CPLD VME
上傳時間： 2015-02-23
上傳用戶：busterman
在嵌入式系統(tǒng)中對Lattice CPLD軟件升級時所需的VME文件生成所需源代碼。將一個鏈上的不同廠家的CPLD產(chǎn)生的SVF文件轉(zhuǎn)換成VME文件
標(biāo)簽： CPLD VME Lattice SVF
上傳時間： 2014-11-26
上傳用戶：電子世界
VME總線接口板，經(jīng)過試驗，可以應(yīng)用在VME結(jié)構(gòu)開發(fā)
標(biāo)簽： VME 總線 接口板
上傳時間： 2014-01-21
上傳用戶：lanjisu111
linux下VME總線驅(qū)動代碼，壓縮包內(nèi)有詳細(xì)說明
標(biāo)簽： linux VME 總線 代碼
上傳時間： 2016-03-24
上傳用戶：dengzb84
介紹了一種基于大規(guī)模FPGA及高性能DSP芯片的機(jī)載雷達(dá)信號處理嵌入式系統(tǒng)的設(shè)計方案及設(shè)計實(shí)現(xiàn)。 采用標(biāo)準(zhǔn)的VME總線及基于FPGA內(nèi)嵌MGT的高速串行互連技術(shù),具有實(shí)時性強(qiáng)、集成度高以及軟硬件可編程易于系統(tǒng) 擴(kuò)展及重構(gòu)的特點(diǎn)。
標(biāo)簽： FPGA DSP VME MGT
上傳時間： 2016-05-11
上傳用戶：youmo81
FPDP總線標(biāo)準(zhǔn)由VME工業(yè)標(biāo)準(zhǔn)化組織制定，能夠在VME或VXI總線插板之間進(jìn)行高速的數(shù)據(jù)傳輸。 FPDP總線標(biāo)準(zhǔn)不需要共享的底板上的總線，因此它不會爭奪有限的底板帶寬。 本文研究了FPDP總線接口電路的控制和實(shí)現(xiàn)。本文主要的工作如下： 1）提出了FPDP總線在物理層和數(shù)據(jù)鏈路層的實(shí)現(xiàn)方法，主要包括相應(yīng)的數(shù)據(jù)時序信號和控制信號如何實(shí)現(xiàn)。 2）完成了FPDP接口電路的原理圖設(shè)計，主要包括TM模塊和RM模塊的實(shí)現(xiàn)，這兩個模塊由FPGA芯片來實(shí)現(xiàn)。 3）完成了FPDP接口電路的印制板圖設(shè)計，包括印制板圖的布局和布線以及相應(yīng)的信號完整性問題的處理。
標(biāo)簽： FPDP VME 總線 工業(yè)
上傳時間： 2016-09-03
上傳用戶：wangzhen1990
VME總線的驅(qū)動程序，直接可用，已經(jīng)測試
標(biāo)簽： VME 總線 驅(qū)動程序
上傳時間： 2017-05-23
上傳用戶：moerwang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
