亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

VeriLOg

VeriLOgHDL是一種硬件描述語言,以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VeriLOgHDL和VHDL是世界上最流行的兩種硬件描述語言,都是在20世紀80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司(該公司于1989年被Cadence公司收購)開發(fā)。兩種HDL均為IEEE標準。[1]
主站蜘蛛池模板: 沽源县| 张家川| 彰武县| 嘉定区| 镇安县| 蒙阴县| 常宁市| 广元市| 绵竹市| 东城区| 张家界市| 梓潼县| 都江堰市| 来凤县| 哈巴河县| 布拖县| 炎陵县| 海口市| 东海县| 逊克县| 屏东县| 阳朔县| 浮山县| 从化市| 沙洋县| 新闻| 洛南县| 郎溪县| 鲁山县| 石嘴山市| 汾阳市| 孝感市| 沙田区| 多伦县| 庆阳市| 营山县| 饶阳县| 都匀市| 寻甸| 科技| 达孜县|