亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

VeriLog

VeriLogHDL是一種硬件描述語言,以文本形式來描述數字系統硬件的結構和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數字邏輯系統所完成的邏輯功能。VeriLogHDL和VHDL是世界上最流行的兩種硬件描述語言,都是在20世紀80年代中期開發出來的。前者由GatewayDesignAutomation公司(該公司于1989年被Cadence公司收購)開發。兩種HDL均為IEEE標準。[1]
主站蜘蛛池模板: 南充市| 永靖县| 同江市| 宁明县| 南川市| 雷州市| 深水埗区| 凌海市| 新建县| 巴中市| 武鸣县| 余姚市| 丹阳市| 营山县| 海伦市| 鄂托克旗| 土默特左旗| 湛江市| 绥滨县| 介休市| 方正县| 鞍山市| 沅陵县| 贺兰县| 巴楚县| 松桃| 永泰县| 泽库县| 奇台县| 宜丰县| 梅州市| 嘉禾县| 峨眉山市| 科技| 库尔勒市| 蓬溪县| 汤原县| 古丈县| 中山市| 云浮市| 尖扎县|