％96年中國大學(xué)生數(shù)學(xué)建模競賽B題:洗衣機(jī)
標(biāo)簽： 大學(xué)生 數(shù)學(xué)建模 競賽 洗衣機(jī)
上傳時(shí)間： 2013-12-13
上傳用戶：hgy9473
Verilog HDL實(shí)現(xiàn)的I2C Slave模擬
標(biāo)簽： Verilog Slave HDL I2C
上傳時(shí)間： 2014-11-17
上傳用戶：ztj182002
Hishop 是一款強(qiáng)勁的B2C的網(wǎng)上購物軟件,利用它我們能建立起強(qiáng)勁的、自由的、安全的購物平臺(tái).系統(tǒng)由C#及SqlServer開發(fā), 是B/S(瀏覽器/服務(wù)器)結(jié)構(gòu)的asp.net程序
標(biāo)簽： SqlServer Hishop B2C asp
上傳時(shí)間： 2013-12-17
上傳用戶：PresidentHuang
剖析Intel IA32 架構(gòu)下C 語言及CPU 浮點(diǎn)數(shù)機(jī)制 Version 0.01 哈爾濱工業(yè)大學(xué) 謝煜波 （email: xieyubo@126.com 網(wǎng)址:http://purec.binghua.com） （QQ:13916830 哈工大紫丁香BBSID:iamxiaohan） 前言 這兩天翻看一本C 語言書的時(shí)候，發(fā)現(xiàn)上面有一段這樣寫到 例：將同一實(shí)型數(shù)分別賦值給單精度實(shí)型和雙精度實(shí)型，然后打印輸出。 #include <stdio.h> main() { float a double b a = 123456.789e4 b = 123456.789e4 printf(“％f\n％f\n”,a,b) } 運(yùn)行結(jié)果如下：
標(biāo)簽： Version xieyubo Intel email
上傳時(shí)間： 2013-12-25
上傳用戶：徐孺
車牌定位－－－VC++源代碼程序 1.24位真彩色->256色灰度圖。 2.預(yù)處理:中值濾波。 3.二值化:用一個(gè)初始閾值T對圖像A進(jìn)行二值化得到二值化圖像B。 初始閾值T的確定方法是:選擇閾值T=Gmax-(Gmax-Gmin)/3,Gmax和Gmin分別是最高、最低灰度值。 該閾值對不同牌照有一定的適應(yīng)性,能夠保證背景基本被置為0,以突出牌照區(qū)域。 4.削弱背景干擾。對圖像B做簡單的相鄰像素灰度值相減,得到新的圖像G,即Gi,j=|Pi,j-Pi,j-1|i=0,1,…,439 j=0,1,…,639Gi,0=Pi,0,左邊緣直接賦值,不會(huì)影響整體效果。 5.用自定義模板進(jìn)行中值濾波 區(qū)域灰度基本被賦值為0。考慮到文字是由許多短豎線組成,而背景噪聲有一大部分是孤立噪聲,用模板(1,1,1,1,1)T對G進(jìn)行中值濾波,能夠得到除掉了大部分干擾的圖像C。 6.牌照搜索:利用水平投影法檢測車牌水平位置,利用垂直投影法檢測車牌垂直位置。 7.區(qū)域裁剪,截取車牌圖像。
上傳時(shí)間： 2013-11-26
上傳用戶：懶龍1988
函數(shù)模板T max(T a, T b, T c),使之實(shí)現(xiàn)對任何類型數(shù)，能從三個(gè)數(shù)中求出最大數(shù)返回。設(shè)計(jì)各種類型數(shù)據(jù)(char，short，long，float，double)調(diào)用此函數(shù)模板。
上傳時(shí)間： 2015-07-07
上傳用戶：時(shí)代電子小智
pli_handbook_examples_pc verilog hdl 與C的接口的典型例子
標(biāo)簽： pli_handbook_examples_pc verilog hdl 接口
上傳時(shí)間： 2014-01-17
上傳用戶：change0329
本書第一部分講述的是傳統(tǒng)的網(wǎng)絡(luò)接口N e t B I O S、重定向器以及通過重定向器進(jìn)行的各類 網(wǎng)絡(luò)通信。盡管本書大部分內(nèi)容均圍繞Wi n s o c k編程這一主題展開，但是， A P I比起Wi n s o c k 來，仍然具有某些獨(dú)到之處
標(biāo)簽： 分 定向 網(wǎng)絡(luò)接口 編程
上傳時(shí)間： 2015-07-08
上傳用戶：戀天使569
本CD-ROM包括《Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)》一書中的全部例子，這些例子全部通過了驗(yàn)證。第七章以后的設(shè)計(jì)實(shí)例，不僅有Verilog-HDL的例子，也附了包括VB、VC++等源程序,甚至將DLL的生成方法也詳盡地作了說明。
標(biāo)簽： Verilog-HDL CD-ROM 實(shí)踐 應(yīng)用系統(tǒng)
上傳時(shí)間： 2014-01-19
上傳用戶：lixinxiang
Verilog HDL的PLI子程序接口，用于與用戶C程序在2個(gè)方向上傳輸數(shù)據(jù)，可用xilinx ISE，quartusii或modelsim仿真，
標(biāo)簽： Verilog HDL PLI 程序接口
上傳時(shí)間： 2013-12-09
上傳用戶：kr770906
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
