Verlog編程語言，學(xué)習(xí)FPGA必備,電子相關(guān)專業(yè)學(xué)習(xí)，經(jīng)典！
標(biāo)簽： Verlog FPGA 編程語言
上傳時(shí)間： 2013-07-18
上傳用戶：ligong
日立SH-2 CPU核的Verlog源碼，可在ISE6上綜合，有說明文檔
標(biāo)簽： Verlog CPU SH 日立
上傳時(shí)間： 2015-03-17
上傳用戶：開懷常笑
用Verlog HDL寫的電子日歷,可以顯示年,月,日和時(shí)間,具有鬧鈴的功能
標(biāo)簽： Verlog HDL 電子日歷
上傳時(shí)間： 2015-05-12
上傳用戶：
用Verlog實(shí)現(xiàn)交通燈程序，有紅綠兩種燈，綠燈到紅燈，路燈閃10秒，可以調(diào)整紅綠燈持續(xù)時(shí)間
標(biāo)簽： Verlog 交通燈 程序
上傳時(shí)間： 2014-01-13
上傳用戶：13188549192
QPSK的Verlog源碼，在MODELSIM下的一個(gè)工程，有測(cè)試向量。
標(biāo)簽： Verlog QPSK 源碼
上傳時(shí)間： 2015-05-20
上傳用戶：zhangyi99104144
數(shù)字瑣相環(huán)DPLL的Verlog代碼，MODELSIM下的工程，有測(cè)試文件
標(biāo)簽： Verlog DPLL 數(shù)字 代碼
上傳用戶：Thuan
Verlog 編程 色彩空間轉(zhuǎn)換 有測(cè)試文檔
標(biāo)簽： Verlog 編程 測(cè)試 文檔
上傳時(shí)間： 2014-01-18
上傳用戶：c12228
用Verlog語言編的一個(gè)很好的綜合實(shí)驗(yàn),特別適合于FPGA/CPLD的初學(xué)者
標(biāo)簽： Verlog FPGA CPLD 語言
上傳時(shí)間： 2013-11-26
上傳用戶：xlcky
用Verlog語言編的又一個(gè)很好的綜合實(shí)驗(yàn)(交通燈的控制),特別適合于FPGA/CPLD的初學(xué)者
上傳時(shí)間： 2013-12-11
上傳用戶：cuiyashuo
用Verlog語言編的一些基礎(chǔ)實(shí)驗(yàn),適合于FPGA/CPLD的初學(xué)者。內(nèi)容包括8位優(yōu)先編碼器，乘法器，除法器，多路選擇器，二進(jìn)制轉(zhuǎn)BCD碼，加法器，減法器等等。
標(biāo)簽： Verlog FPGA CPLD 8位
上傳時(shí)間： 2013-12-29
上傳用戶：siguazgb
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<tfoot id="fgaiu"></tfoot>
