介紹了Verylog DHL語(yǔ)言的設(shè)計(jì)過(guò)程及綜合過(guò)程。
標(biāo)簽： Verylog DHL 過(guò)程 語(yǔ)言
上傳時(shí)間： 2014-01-27
上傳用戶(hù)：拔絲土豆
Verylog語(yǔ)言編程，為異步flipflop的程序。具有數(shù)據(jù)傳輸功能，數(shù)據(jù)位數(shù)可以用戶(hù)設(shè)定
標(biāo)簽： Verylog 語(yǔ)言編程
上傳時(shí)間： 2015-12-14
上傳用戶(hù)：ardager
Verylog hdl教程，硬件編程語(yǔ)言，簡(jiǎn)單易學(xué)，它的語(yǔ)法比起VHDL來(lái)說(shuō)沒(méi)有那么嚴(yán)格，很適合初學(xué)者學(xué)習(xí)，如果你有C，pascal或者其他語(yǔ)言的基礎(chǔ)應(yīng)該能很快學(xué)習(xí)入門(mén)，本人還有VHDL的視頻教程，有意者可以聯(lián)系我，QQ：25956661
標(biāo)簽： Verylog hdl 教程
上傳時(shí)間： 2014-01-01
上傳用戶(hù)：維子哥哥
Verylog編寫(xiě)的 Quartus II平臺(tái)的簡(jiǎn)單設(shè)計(jì)實(shí)例 附仿真波形
標(biāo)簽： Verylog Quartus 編寫(xiě) 仿真
上傳時(shí)間： 2014-01-20
上傳用戶(hù)：英雄
上傳時(shí)間： 2013-12-18
上傳用戶(hù)：gaome
流水燈 Verylog編寫(xiě)的 Quartus II平臺(tái)的簡(jiǎn)單設(shè)計(jì)實(shí)例 附仿真波形
標(biāo)簽： Verylog Quartus 流水燈 仿真
上傳時(shí)間： 2014-01-18
上傳用戶(hù)：zhuimenghuadie
該程序是在xilinx的FPGA上實(shí)現(xiàn)DDR_SDRAM接口，程序是用Verylog語(yǔ)言寫(xiě)的
標(biāo)簽： DDR_SDRAM xilinx FPGA 程序
上傳時(shí)間： 2015-06-10
上傳用戶(hù)：爺?shù)臍赓|(zhì)
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
