<rt id="aqiym"></rt>
<button id="aqiym"></button>
<li id="aqiym"></li>
Vivado設計套件，是FPGA廠商賽靈思公司2012年發布的集成設計環境。包括高度集成的設計環境和新一代從系統到IC級的工具，這些均建立在共享的可擴展數據模型和通用調試環境基礎上。集成的設計環境——Vivado設計套件包括高度集成的設計環境和新一代從系統到IC級的工具，這些均建立在共享的可擴展數據模型和通用調試環境基礎上。
標簽： CO2 高功率 激光器
上傳時間： 2013-06-21
上傳用戶：eeworm
標簽： 糾錯 編碼技術 劉富全
上傳時間： 2013-08-01
針對未來十年的 “All-Programmable”器件的顛覆之作
標簽： Vivado 白皮書
上傳時間： 2013-04-24
上傳用戶：hgy9473
大家好，歡迎Vivado的一個快速演示，它是xilinx新的設計套件，應用到7系列和以上的系列器件。
標簽： VivadoIP 集成
上傳時間： 2013-08-03
上傳用戶：xiaoxiang
Xilinx UltraScale™ 架構針對要求最嚴苛的應用，提供了前所未有的ASIC級的系統級集成和容量。 UltraScale架構是業界首次在All Programmable架構中應用最先進的ASIC架構優化。該架構能從20nm平面FET結構擴展至16nm鰭式FET晶體管技術甚至更高的技術，同 時還能從單芯片擴展到3D IC。借助Xilinx Vivado®設計套件的分析型協同優化，UltraScale架構可以提供海量數據的路由功能，同時還能智能地解決先進工藝節點上的頭號系統性能瓶頸。 這種協同設計可以在不降低性能的前提下達到實現超過90%的利用率。 UltraScale架構的突破包括： • 幾乎可以在晶片的任何位置戰略性地布置類似于ASIC的系統時鐘，從而將時鐘歪斜降低達50% • 系統架構中有大量并行總線，無需再使用會造成時延的流水線，從而可提高系統速度和容量 • 甚至在要求資源利用率達到90%及以上的系統中，也能消除潛在的時序收斂問題和互連瓶頸 • 可憑借3D IC集成能力構建更大型器件，并在工藝技術方面領先當前行業標準整整一代 • 能在更低的系統功耗預算范圍內顯著提高系統性能，包括多Gb串行收發器、I/O以及存儲器帶寬 • 顯著增強DSP與包處理性能 賽靈思UltraScale架構為超大容量解決方案設計人員開啟了一個全新的領域。
標簽： UltraScale Xilinx 架構
上傳時間： 2013-11-17
上傳用戶：皇族傳媒
上傳時間： 2013-12-23
上傳用戶：小儒尼尼奧
矩陣乘法Vivado，C++語言，希望有人可以用得到
標簽： 矩陣乘法Vivado
上傳時間： 2015-12-01
上傳用戶：mrchenyin
Vivado2014.4 license
標簽： Vivado2014.4
上傳時間： 2015-12-09
上傳用戶：fegasag
Vivado2015 破解 license親測可用！！！！！
標簽： license Vivado 破解
上傳時間： 2017-02-15
上傳用戶：jianmo1993
使用賽靈思一款開發板，Basys3，基于Vivado軟件的FPGA入門手冊。
標簽： Basys3 手冊
上傳時間： 2017-11-01
上傳用戶：wshky
蟲蟲下載站版權所有 京ICP備2021023401號-1
