国产无遮挡裸体免费久久 ,在线精品视频一区二区三四,俺来俺也去www色在线观看

WisHBONE

WisHBONE總線最先是由Silicore公司提出，己被移交給OpenCores組織維護(hù)，它通過在IP核之間建立一個通用接口完成互連。可以用于在軟核、固核以及硬核之間進(jìn)行互聯(lián)。

WisHBONE總線協(xié)議詳細(xì)的技術(shù)說明文擋！

WisHBONE總線協(xié)議詳細(xì)的技術(shù)說明文擋！

標(biāo)簽： WisHBONE 總線協(xié)議

上傳時間： 2015-06-07

上傳用戶：thinode
WisHBONE 源代碼

WisHBONE 源代碼，opencore

標(biāo)簽： WisHBONE 源代碼

上傳時間： 2013-12-26

上傳用戶：離殤
-- WisHBONE revB2 compiant I2C master core -- -- author: Richard Herveille -- rev. 0.1 based on s

-- WisHBONE revB2 compiant I2C master core -- -- author: Richard Herveille -- rev. 0.1 based on simple_i2c -- rev. 0.2 april 27th 2001, fixed incomplete sensitivity list on assign_dato process (thanks to Matt Oseman) -- rev. 0.3 may 4th 2001, fixed typo rev.0.2 txt -> txr -- rev. 0.4 may 8th, added some remarks, fixed some sensitivity list issues

標(biāo)簽： Herveille WisHBONE compiant Richard

上傳時間： 2014-01-18

上傳用戶：tzl1975
WisHBONE dma ip core

WisHBONE dma ip core

標(biāo)簽： WisHBONE core dma ip

上傳時間： 2014-01-05

上傳用戶：磊子226
這是用pci-WisHBONE核和16450串口核在xilinx的fpga上實現(xiàn)的串口程序

這是用pci-WisHBONE核和16450串口核在xilinx的fpga上實現(xiàn)的串口程序，用verilog實現(xiàn)，ise7.1，不知道這里可不可以上傳硬件的程序~

標(biāo)簽： pci-WisHBONE xilinx 16450 fpga

上傳時間： 2015-09-19

上傳用戶：風(fēng)之驕子
This a state-machine driven rs232 serial port interface to a "WisHBONE" // type of bus.

This a state-machine driven rs232 serial port interface to a "WisHBONE" // type of bus.

標(biāo)簽： state-machine interface WisHBONE driven

上傳時間： 2014-01-13

上傳用戶：ippler8
WisHBONE revB2 compiant I2C master core

WisHBONE revB2 compiant I2C master core

標(biāo)簽： WisHBONE compiant master revB2

上傳時間： 2015-10-05

上傳用戶：2467478207
i2c VHDL,能夠?qū)崿F(xiàn)I2C 用的是WisHBONE總線

i2c VHDL,能夠?qū)崿F(xiàn)I2C 用的是WisHBONE總線

標(biāo)簽： WisHBONE VHDL i2c I2C

上傳時間： 2013-12-24

上傳用戶：cjf0304
這個是在ＯＰＥＮＣＯＲＥ上收集的WisHBONE總線的開發(fā)說明和指導(dǎo)

這個是在ＯＰＥＮＣＯＲＥ上收集的WisHBONE總線的開發(fā)說明和指導(dǎo)，隨著電子設(shè)計開源ＩＰ的大量應(yīng)用，WisHBONE總線也越來越普及。

標(biāo)簽： WisHBONE 總線

上傳時間： 2015-12-16

上傳用戶：qazxsw
SoC-WisHBONE System IP核的VHDL語言源代碼

SoC-WisHBONE System IP核的VHDL語言源代碼，需要的開發(fā)環(huán)境是QUARTUS II 6.0。

標(biāo)簽： SoC-WisHBONE System VHDL IP核

上傳時間： 2014-01-13

上傳用戶：集美慧

主站蜘蛛池模板：雷山县| 海丰县| 金平| 灵璧县| 荆州市| 曲阳县| 青浦区| 阳春市| 迭部县| 资中县| 丹棱县| 桐乡市| 镇巴县| 会同县| 台安县| 平潭县| 长治县| 合水县| 盘山县| 永胜县| 融水| 仪陇县| 家居| 梧州市| 龙口市| 措美县| 东丽区| 拜泉县| 全州县| 西峡县| 舟曲县| 修水县| 济宁市| 资源县| 柯坪县| 武强县| 西和县| 盘山县| 邢台市| 吕梁市| 牡丹江市|

<fieldset id="iguys"></fieldset>

<fieldset id="iguys"></fieldset>

<tfoot id="iguys"></tfoot>

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

WisHBONE

WisHBONE總線協(xié)議詳細(xì)的技術(shù)說明文擋！

WisHBONE 源代碼

-- WisHBONE revB2 compiant I2C master core -- -- author: Richard Herveille -- rev. 0.1 based on s

WisHBONE dma ip core

這是用pci-WisHBONE核和16450串口核在xilinx的fpga上實現(xiàn)的串口程序

This a state-machine driven rs232 serial port interface to a "WisHBONE" // type of bus.

WisHBONE revB2 compiant I2C master core

i2c VHDL,能夠?qū)崿F(xiàn)I2C 用的是WisHBONE總線

這個是在ＯＰＥＮＣＯＲＥ上收集的WisHBONE總線的開發(fā)說明和指導(dǎo)

SoC-WisHBONE System IP核的VHDL語言源代碼