国产精品久久二区二区,亚洲偷欧美偷国内偷,日本最新不卡在线

XILINX-FPGA

華為 FPGA 設(shè)計高級技巧 Xilinx 篇

華為 FPGA 設(shè)計高級技巧 Xilinx 篇，涉及 FPGA 綜合、時序優(yōu)化、編碼風(fēng)格

標(biāo)簽： Xilinx FPGA 華為高級技巧

上傳時間： 2014-12-06

上傳用戶：manking0408
采用FPGA實(shí)現(xiàn)色彩空間轉(zhuǎn)換R’G’B’ to Y’CbCr的VHDL和verilog源代碼,支持xilinx的各種器件.

采用FPGA實(shí)現(xiàn)色彩空間轉(zhuǎn)換R’G’B’ to Y’CbCr的VHDL和verilog源代碼,支持xilinx的各種器件.

標(biāo)簽： verilog xilinx FPGA CbCr

上傳時間： 2013-12-12

上傳用戶：lps11188
xilinx Virtex-4 fpga開發(fā)板（ML402,ML403等）的使用入門手冊

xilinx Virtex-4 fpga開發(fā)板（ML402,ML403等）的使用入門手冊

標(biāo)簽： xilinx Virtex ML fpga

上傳時間： 2013-12-26

上傳用戶：mpquest
how to infer ram for fpga altera xilinx

how to infer ram for fpga altera xilinx

標(biāo)簽： altera xilinx infer fpga

上傳時間： 2013-12-25

上傳用戶：dongbaobao
How to infer a finite state machine for fpga altera xilinx

How to infer a finite state machine for fpga altera xilinx

標(biāo)簽： machine finite altera xilinx

上傳時間： 2014-01-10

上傳用戶：鳳臨西北
how to infer a shift register for fpga altera xilinx

how to infer a shift register for fpga altera xilinx

標(biāo)簽： register altera xilinx infer

上傳時間： 2014-01-22

上傳用戶：zl5712176
提出了一個采用(2,1,7)卷積碼+QPSK的中頻調(diào)制解調(diào)方案,并在Xilinx公司的100萬門FPGA芯片上實(shí)現(xiàn)了該系統(tǒng)。該系統(tǒng)在信噪比SNR為6dB左右時可實(shí)現(xiàn)速率超過1Mbit/s、誤碼率

提出了一個采用(2,1,7)卷積碼+QPSK的中頻調(diào)制解調(diào)方案,并在Xilinx公司的100萬門FPGA芯片上實(shí)現(xiàn)了該系統(tǒng)。該系統(tǒng)在信噪比SNR為6dB左右時可實(shí)現(xiàn)速率超過1Mbit/s、誤碼率小于10-5的數(shù)據(jù)傳輸。

標(biāo)簽： Xilinx QPSK FPGA Mbit

上傳時間： 2014-01-05

上傳用戶：exxxds
xilinx公司出的FPGA開發(fā)板和原理圖

xilinx公司出的FPGA開發(fā)板和原理圖

標(biāo)簽： xilinx FPGA 開發(fā)板原理圖

上傳時間： 2017-04-02

上傳用戶：二驅(qū)蚊器
用于FPGA實(shí)現(xiàn)單總線測溫電阻DS18b20時序。在xilinx spartan 3中試過。

用于FPGA實(shí)現(xiàn)單總線測溫電阻DS18b20時序。在xilinx spartan 3中試過。

標(biāo)簽： spartan xilinx FPGA 18b

上傳時間： 2017-06-07

上傳用戶：
ISE7.1i 中文教程適合xilinx的FPGA/CPLD用戶

ISE7.1i 中文教程適合xilinx的FPGA/CPLD用戶

標(biāo)簽： xilinx FPGA CPLD ISE

上傳時間： 2013-12-13

上傳用戶：561596