6.1 XILINX FPGA的配置設(shè)計(jì)
標(biāo)簽： XILINX FPGA
上傳時間： 2013-11-14
上傳用戶：sqq
2.1 XILINX FPGA器件
標(biāo)簽： XILINX FPGA 2.1 器件
上傳時間： 2013-10-24
上傳用戶：qq527891923
FPGA 設(shè)計(jì)人員在滿足關(guān)鍵時序余量的同時力爭實(shí)現(xiàn)更高性能，在這種情況下，存儲器接口的設(shè)計(jì)是一個一向構(gòu)成艱難而耗時的挑戰(zhàn)。Xilinx FPGA 提供 I/O 模塊和邏輯資源，從而使接口設(shè)計(jì)變得更簡單、更可
標(biāo)簽： Xilinx FPGA 存儲器接口 生成器
上傳時間： 2013-11-06
上傳用戶：372825274
本設(shè)計(jì)的整體思路是：以XILINX FPGA作為控制中心，通過提取熱釋電紅外傳感器感應(yīng)到的人體紅外線信息，并利用溫度傳感器DS18B20檢測環(huán)境溫度并直接輸出數(shù)字溫度信號給FPGA 進(jìn)行處理，在LED數(shù)碼管上顯示當(dāng)前環(huán)境溫度值以及預(yù)設(shè)溫度值。通過獨(dú)立鍵盤輸入預(yù)設(shè)溫度值，其中預(yù)設(shè)溫度值只能為整數(shù)形式，檢測到的當(dāng)前環(huán)境溫度可精確 到小數(shù)點(diǎn)后一位。同時采用PWM脈寬調(diào)制方式來改變直流風(fēng)扇電機(jī)的轉(zhuǎn)速。并通過兩個按鍵改變預(yù)設(shè)溫度值，一個提高預(yù)設(shè)溫度，另一個降低預(yù)設(shè)溫度值。系統(tǒng)結(jié) 構(gòu)框圖如下：
標(biāo)簽： Xilinx FPGA 溫控 地址
上傳時間： 2013-11-12
上傳用戶：cjf0304
之前也一直在做關(guān)于Xilinx FPGA各個方面的文章，但是總體而言就顯得有些雜，總希望能有人能整理一下便于查閱;另外針對目前電子發(fā)燒友網(wǎng)舉辦的“玩轉(zhuǎn)FPGA：iPad2，賽靈思開發(fā)板等你拿”，小編在電話回訪過程中留意到有很多參賽選手對Xilinx 公司的FPGA及其設(shè)計(jì)流程不是很熟悉，所以想了想，最終還是決定自己動手整合一下。一方面給自己梳理梳理相關(guān)知識架構(gòu)，另一方面的話，跟大家分享分享，希望對大家有所幫助，當(dāng)然更加希望Xilinx? FPGA工程師/愛好者能跟我們一起來探討學(xué)習(xí)!《成為Xilinx FPGA設(shè)計(jì)專家》這本電子書，計(jì)劃分為3大部分：基礎(chǔ)篇、提升篇、高級篇。 當(dāng)然這里講的就是《成為Xilinx FPGA設(shè)計(jì)專家》(基礎(chǔ)篇)。本電子書主要論述了等相關(guān)內(nèi)容。本電子書旨在解決工程師日常設(shè)計(jì)中所需的基礎(chǔ)知識，希望這本電子書可以對各位Xilinx? FPGA工程師/愛好者有所幫助。
標(biāo)簽： Xilinx FPGA 家
上傳時間： 2013-10-22
上傳用戶：huql11633
從消費(fèi)類電子到工業(yè)、電信基礎(chǔ)架構(gòu)設(shè)備，F(xiàn)PGA與連接外面世界的模擬及混合信號IC如影隨形，當(dāng)系統(tǒng)中需要多個關(guān)鍵元件實(shí)現(xiàn)數(shù)據(jù)采集和處理功能時，您可以考慮是否選擇FPGA更實(shí)惠？如何確定哪些器件最適合您的應(yīng)用，而且它們之間的協(xié)同工作能力更強(qiáng)呢？ Xilinx FPGA模擬方案產(chǎn)品指南將為您解答疑惑……
標(biāo)簽： Xilinx FPGA 模擬方案 產(chǎn)品指南
上傳時間： 2013-10-21
上傳用戶：zl5712176
《基于Xilinx FPGA的OFDM通信系統(tǒng)基帶設(shè)計(jì)》附帶的代碼
標(biāo)簽： Xilinx FPGA OFDM 通信系統(tǒng)
上傳時間： 2013-12-21
上傳用戶：王慶才
WP374 Xilinx FPGA的部分重配置
標(biāo)簽： Xilinx FPGA 374 WP
上傳時間： 2013-11-03
上傳用戶：文993
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點(diǎn)DSP算法實(shí)現(xiàn)方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
標(biāo)簽： Xilinx FPGA 409 DSP
~{JGR 8vQ IzWwR5SC5D2V?bD#DbO5M3~} ~{3v?b~} ~{Hk?b~} ~{2iQ/5H9&D\~} ~{?IRTWw@)3d~} ~{TZ~}JDK1.4.2~{OBM(9}~}
標(biāo)簽： IzWwR IRTWw JGR 8vQ
上傳時間： 2015-02-22
上傳用戶：ommshaggar
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
