用MATLAB里的XILINX BLOCKS, 支持FPGA算法, 實(shí)現(xiàn)X_NEXT = ((n-1)x+ A/x(n-1)次)/n
標(biāo)簽： MATLAB BLOCKS XILINX X_NEXT
上傳時間： 2014-01-08
上傳用戶：chfanjiang
用MATLAB里的XILINX BLOCKS編寫, 做嵌入式用的2個BLOCKS, 一個為除法BLOCK, 另一個為乘方BLOCK.
標(biāo)簽： BLOCKS BLOCK MATLAB XILINX
上傳時間： 2016-06-19
上傳用戶：yimoney
用MATLAB 里的XILINX BLOCKS編寫, 實(shí)現(xiàn)Fibonacci sequence算法, 當(dāng)F為0時, 輸出為0 F為1時, 輸出為1 當(dāng)F為N 時, 輸出為F的N-1 加上 F的N-2.
標(biāo)簽： Fibonacci sequence MATLAB BLOCKS
上傳時間： 2013-11-26
上傳用戶：亞亞娟娟123
詳細(xì)介紹了XILINX的ROM和其他方向的使用方法
標(biāo)簽： XILINX ROM 詳細(xì)介紹 方向
上傳時間： 2013-12-05
上傳用戶：奇奇奔奔
雙向控制全加器的VHDL實(shí)現(xiàn) 內(nèi)含ISE工程文件
標(biāo)簽： VHDL ISE 控制 全加器
上傳時間： 2014-01-22
上傳用戶：cjl42111
通過Xilinx Sparten3E Starter Kit驗(yàn)證程序，開發(fā)環(huán)境使用的是ISE9.1
標(biāo)簽： Sparten3E Starter Xilinx Kit
上傳時間： 2014-01-26
上傳用戶：ardager
Xilinx DDR2存儲器接口調(diào)試代碼，主頻167Mhz，嵌入了CHIPSCORP代碼。
標(biāo)簽： Xilinx DDR2 存儲器接口 代碼
上傳時間： 2016-06-27
上傳用戶：CSUSheep
Xilinx Virtex 4 ML405開發(fā)平臺的原理圖 設(shè)置引腳文件的時候可以用到
標(biāo)簽： Xilinx Virtex 405 ML
上傳時間： 2013-11-30
上傳用戶：AbuGe
用ISE中各種工具設(shè)計(jì)“運(yùn)動計(jì)時表”.加深對FPGA/CPLD設(shè)計(jì)流程的理解，體會ISE集成的各種設(shè)計(jì)工具的使用方法與技巧。
標(biāo)簽： FPGA CPLD ISE 工具設(shè)計(jì)
上傳時間： 2016-06-28
上傳用戶：chens000
以LVDS設(shè)計(jì)為例學(xué)習(xí)ISE中的時序分析以及低層布局器的使用方法 在底層布局器中對LVDS管腳進(jìn)行約束的方法，底層布局器設(shè)計(jì)流程，底層布局器中的位置約束，時序分析器的使用方法，時序改進(jìn)向?qū)У氖褂玫?
標(biāo)簽： LVDS ISE 布局 時序分析
上傳時間： 2013-12-08
上傳用戶：semi1981
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
