中文字幕av日韩,三级亚洲高清视频,在线免费三级电影网站

Youtube影片下載器

基于FPGA的數(shù)字下變頻技術(shù)研究

數(shù)字下變頻(DDC：Digital Down Convert)是將中頻信號數(shù)字下變頻至零中頻且使信號速率下降至適合通用DSP器件處理速率的技術(shù)。實現(xiàn)這種功能的數(shù)字下變頻器是軟件無線電的核心部分。采用專用DDC芯片完成數(shù)字下變頻，雖然具...

標簽： FPGA 數(shù)字下變頻技術(shù)研究

上傳時間： 2013-07-11

上傳用戶：6546544
寬帶鏡頻抑制混頻器應(yīng)用研究

雷達和通信系統(tǒng)中，采用鏡頻抑制混頻器能夠有效抑制鏡像頻率，提高系統(tǒng)的抗干擾能力，同時能夠有效的回收鏡頻能量，提高工作效率。在介紹鏡像干擾原理的基礎(chǔ)上，文中給出了一種鏡頻抑制混頻器的框圖，該結(jié)構(gòu)既能在接收機中作為鏡頻抑制混頻器，還能在發(fā)射機中作為單邊帶調(diào)制器。本文對某型下變頻器進行了干擾分析，與鏡像抑制混頻器進行了對比研究，提出了用鏡像抑制混頻器替代該型下變頻器的可行性。

標簽： 寬帶鏡頻抑制混頻器應(yīng)用研究

上傳時間： 2013-10-30

上傳用戶：四只眼
VCD原創(chuàng)程序轉(zhuǎn)載請說明你出處

VCD原創(chuàng)程序轉(zhuǎn)載請說明你出處，趕快下載，不可多的

標簽： VCD 程序

上傳時間： 2013-12-18

上傳用戶：zaizaibang
wget讓你可以在console介面下

wget讓你可以在console介面下，直接下載ftp和http的檔案。

標簽： console wget

上傳時間： 2016-03-05

上傳用戶：sjyy1001
繪出DSB解調(diào)器的輸出并給出功率為其0.001

繪出DSB解調(diào)器的輸出并給出功率為其0.001，0.01，0.05，0.1和0.3倍的白高斯噪聲存在的情況下解調(diào)器的輸出

標簽： 0.001 DSB 解調(diào)器功率

上傳時間： 2016-08-21

上傳用戶：fxf126@126.com
這次把真正的把源程序公開了

這次把真正的把源程序公開了，而且還有詳細的原理教程，希望大家?guī)兔Π阉龅母茫С值钠骷唷? 這個下載線電路是我做過的中最穩(wěn)定的，成功率很高。你也可以直接使用現(xiàn)有的下載線或者Atmel的原版下載線。Easy 51Pro串行編程器也支持AT89C2051了。《Easy 51Pro的製作及使用說明》中有詳細介紹。有何問題或者發(fā)現(xiàn)了BUG請在這裡給我留言: http://enkj.com/gbook/guestbook.asp?user=digiboy

標簽： 正源程序

上傳時間： 2013-12-12

上傳用戶：xieguodong1234
基于FPGA的GSM解擴解調(diào)的設(shè)計與實現(xiàn).rar

擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點，在近年來得到了迅速的發(fā)展。論文針對直擴通信系統(tǒng)中偽碼和載波同步問題而展開，研究了直擴系統(tǒng)的結(jié)構(gòu)、性能及完成了相關(guān)參數(shù)的計算，改進了包絡(luò)算法，設(shè)計了解擴和解調(diào)器，最后用ISE9.1實現(xiàn)了解擴和解調(diào)器的仿真波形，驗證了設(shè)計的正確性。論文研究了擴頻通信系統(tǒng)的特點、國內(nèi)外發(fā)展現(xiàn)狀及理論基礎(chǔ)，完成了DS-QPSK接收機的解擴器和解調(diào)器的設(shè)計與實現(xiàn)。解擴器主要圍繞著偽碼的捕獲與跟蹤這一核心，分析了解擴器的結(jié)構(gòu)、性能及其完成了相關(guān)參數(shù)的計算，完成了數(shù)字下變頻器、偽碼發(fā)生電路、偽碼相關(guān)積分提取電路、多通道快碼捕獲電路、偽碼跟蹤鑒相電路、偽碼時鐘調(diào)整電路的設(shè)計，并在ISE9.1編程綜合得到仿真結(jié)果，驗證了設(shè)計的正確性。由于相關(guān)積分包絡(luò)算法是整個系統(tǒng)的基礎(chǔ)和核心，為了減少時延和系統(tǒng)所占硬件資源，改進了包絡(luò)算法并得到了仿真驗證。結(jié)果表明，它不但減少了硬件資源的占用、縮短了延時，而且對整個系統(tǒng)的優(yōu)化起著決定性的作用。論文給出了偽碼同步的仿真結(jié)果及資源占用情況，有力地說明了解擴器占用資源少、時延短等特點。解調(diào)器研究了頻偏及載波相位誤差對信號的影響及同步方案，完成了數(shù)控振蕩器、反正切鑒頻器、環(huán)路濾波器的設(shè)計并得到了相關(guān)的仿真波形，實現(xiàn)了載波的跟蹤，給出了仿真結(jié)果及資源占用情況，對系統(tǒng)實現(xiàn)過程中的一些經(jīng)驗進行了總結(jié)。最后是對論文工作的一些總結(jié)和對今后工作的展望。

標簽： FPGA GSM 解調(diào)

上傳時間： 2013-06-13

上傳用戶：924484786
基于FPGA的DDC在頻譜儀中的設(shè)計.rar

軟件無線電思想的出現(xiàn)帶來了接收機實現(xiàn)方式的革新。隨著近年來軟件無線電理論和應(yīng)用趨于成熟與完善，軟件無線電技術(shù)已經(jīng)被越來越廣泛地應(yīng)用于無線通信系統(tǒng)和電子測量測試儀器中。數(shù)字下變頻技術(shù)作為軟件無線電的核心技術(shù)之一，在頻譜分析儀中也得到了越來越普遍的應(yīng)用。本人參與的手持式頻譜分析儀項目采用的是中頻數(shù)字化實現(xiàn)方式，可滿足輕巧，可重配置和低功耗的需求。數(shù)字化中頻的關(guān)鍵部件數(shù)字下變頻器DDC采用的是Intersil公司的ISL5216，這個器件和高性能FPGA共同組成手持頻譜儀的數(shù)字信號處理前端。這個數(shù)字前端就手持頻譜分析儀來說存在一定的局限性，ISL5216的信號處理帶寬單通道為1 MHz，4個通道級聯(lián)為3MHz，未能滿足譜儀分析帶寬日益增加的需求；系統(tǒng)集成度不高，ISL5216的功能要是集成到FPGA，可進一步提高系統(tǒng)集成度，降低物料成本和系統(tǒng)功耗。基于以上兩個方面的考慮，現(xiàn)正以手持頻譜分析儀項目為依托，基于Xilinx Spartan3A-DSP系列FPGA實現(xiàn)高速高處理帶寬的DDC。本論文首先描述了數(shù)字下變頻基本理論和結(jié)構(gòu)，對完成各級數(shù)字信號處理所涉及的數(shù)字正交變換、CORDIC算法、CIC、HB、多相濾波等關(guān)鍵算法做了適當介紹；然后介紹了當前主流FPGA的數(shù)字信號處理特性和其內(nèi)部的DSP資源。接著詳細描述了數(shù)控振蕩器NCO、復(fù)數(shù)數(shù)字混頻器MIXER、5級CIC濾波器、5級HB濾波器和255階可編程FIR的設(shè)計和實現(xiàn)，并對各個模塊的不同實現(xiàn)方式作了對比和仿真測試數(shù)據(jù)作了分析。最后介紹了所設(shè)計DDC在手持頻譜分析儀中的主要應(yīng)用。

標簽： FPGA DDC 頻譜儀

上傳時間： 2013-04-24

上傳用戶：a155166
基于FPGA的全數(shù)字中頻接收機的研究與實現(xiàn).rar

本論文基于直接擴頻通信的理論設(shè)計了一種全數(shù)字的中頻接收機，使用Xilinx公司的FPGA芯片xc3s400作為接收機的主芯片，實現(xiàn)中頻數(shù)字信號的下變頻，基帶解調(diào)，PN碼的捕獲及跟蹤環(huán)路的設(shè)計并給出了它們的具體設(shè)計步驟及RTL級邏輯電路圖。本文對于數(shù)字下變頻器的設(shè)計、數(shù)字抑制載波恢復(fù)環(huán)的設(shè)計進行了詳細的論述，還使用Matlab中的Simulink對本接收機系統(tǒng)所要使用的全數(shù)字Costas環(huán)進行了功能仿真并給出了仿真結(jié)果。本文使用高速模數(shù)轉(zhuǎn)換器AD9601對中頻模擬信號進行采樣，最后再用高速數(shù)模轉(zhuǎn)換器AD9740還原出原始信息，并給出了它們與核心芯片xc3s400的接口設(shè)計方法及原理電路圖。

標簽： FPGA 全數(shù)字中頻接收機

上傳時間： 2013-07-30

上傳用戶：weiwolkt
OFDMMIMO系統(tǒng)接收機關(guān)鍵技術(shù)研究與FPGA實現(xiàn)

近年來，移動通信技術(shù)在全球范圍內(nèi)得到了迅猛的發(fā)展及應(yīng)用，各種全新的無線通信概念層出不窮、各種新的體制及其關(guān)鍵技術(shù)日新月異。由于正交頻分復(fù)用(OFDM)技術(shù)可以高效地利用頻譜資源并有效地對抗頻率選擇性衰落，多入多出(MIMO)利用多個天線實現(xiàn)多發(fā)多收，在不增加帶寬和發(fā)送功率的情況下，可以成倍提高信道容量，因此OFDM-MIMO技術(shù)被廣泛認為是后三代通信系統(tǒng)(B3G)的關(guān)鍵技術(shù)，是當今移動通信領(lǐng)域研究的熱點。本文對OFDM-MIMO通信系統(tǒng)接收機的關(guān)鍵技術(shù)--數(shù)字下變頻，OFDM同步、解調(diào)進行了相關(guān)研究，在多天線接收板的XC2VP70-5FF1704芯片上，完成了數(shù)字下變頻，OFDM同步和解調(diào)的FPGA設(shè)計與實現(xiàn)。通過功能仿真、時序仿真、板級電路測試，驗證了該設(shè)計的正確性。本文首先介紹了OFDM基本原理以其特點，然后對同步技術(shù)和數(shù)字下變頻技術(shù)作了相應(yīng)的介紹。同步是OFDM系統(tǒng)設(shè)計中的一項關(guān)鍵技術(shù)，即是針對系統(tǒng)中存在的時間偏差、頻率偏差進行定時恢復(fù)、頻偏的估計與補償，來減少各種同步偏差對系統(tǒng)性能的影響。數(shù)字下變頻是軟件無線電的核心技術(shù)之一，其基本功能是從高速中頻數(shù)字信號中提取所需的窄帶信號，將其下變頻為基帶信號，降低數(shù)據(jù)率，以供后續(xù)DSP器件作進一步處理。在數(shù)字下變頻器的設(shè)計和實現(xiàn)方面，本文先介紹了數(shù)字下變頻器的原理和基本結(jié)構(gòu)，然后根據(jù)系統(tǒng)要求對其進行了設(shè)計，并在實現(xiàn)上作了一些簡化，節(jié)約了硬件資源。在對時間同步的設(shè)計和實現(xiàn)方面，本文采用了利用PN序列進行時間同步的算法。在實現(xiàn)上根據(jù)系統(tǒng)實際情況將數(shù)據(jù)分為四路分別與本地PN碼做滑動相關(guān)運算，更有效的利用了同步數(shù)據(jù)，達到了更好的同步性能。在OFDM的頻率同步的設(shè)計和實現(xiàn)方面，本文采用重復(fù)的PN碼兩兩相關(guān)來估計頻偏值，并聯(lián)合一個二階負反饋環(huán)路進行補償。該算法利用環(huán)路自身噪聲帶寬抑制噪聲，提高頻率估計精度，并同時利用負反饋擴大頻偏估計范圍。本文在對算法的詳細研究分析的基礎(chǔ)上對其進行了FPGA設(shè)計與實現(xiàn)。

標簽： OFDMMIMO FPGA 接收機

上傳時間： 2013-04-24

上傳用戶：heminhao

<rt id="q2aci"></rt>