五部分
五部分,第一部分介紹 32位浮點(diǎn)處理器SHARC系列ADSP-2106X的硬件結(jié)構(gòu)及其主要特征、指令系統(tǒng)、匯編語言和C語言程序設(shè)計(jì)方法。第二部分介紹ADI公司的16位定點(diǎn)處理器 ADSP-218X系列的硬件結(jié)構(gòu)及其主要特征、指令系統(tǒng)、匯編語言和C語言程序設(shè)計(jì)方法。第三部分介紹VisualDSP++的...
五部分,第一部分介紹 32位浮點(diǎn)處理器SHARC系列ADSP-2106X的硬件結(jié)構(gòu)及其主要特征、指令系統(tǒng)、匯編語言和C語言程序設(shè)計(jì)方法。第二部分介紹ADI公司的16位定點(diǎn)處理器 ADSP-218X系列的硬件結(jié)構(gòu)及其主要特征、指令系統(tǒng)、匯編語言和C語言程序設(shè)計(jì)方法。第三部分介紹VisualDSP++的...
This Document provides the High Level Design specification for the Bootloader development and library porting for ADSP-BF533 based EZ-Kit Lite Board a...
This directory contains a code example that demonstrates the functionality of the general purpose timers on the ADSP-BF561 EZ-KIT,用VDSP++打開...
CF VHDL The CF+ design was designed using the timing diagrams of the Compact Flash specification rev. 1.4, Analog Devices ADSP-218xN DSP Microcompute...
VisualDSP++4.0,關(guān)于ADU DAU的控制 Hardware: ADSP-BF561 EZ-KIT Board...